Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 224 стр.

UptoLike

ВУЗ: 

ПГУТИ | Самара

Составители: 

Рубрика: 

Микропроцессорные системы и программное обеспечение в средствах связи
224
14. Перемещает выходной отсчёт из буфера приёма/передачи в
цифро-аналоговый преобразователь.
Перечисленные действия надо выполнять максимально быстро.
Так как операции 6–12 будут повторяются многократно (один раз для
каждого коэффициента), этим операциям нужно уделить особое внима-
ние. Традиционные микропроцессоры выполняют эти 14 действий по-
следовательно (один за другим), тогда как ПЦОС для ускорения вы-
числений должны выполнять их параллельно
. В некоторых случаях, все
действия в цикле (операции 6-12) могут быть завершены в отдельном
такте. Для обеспечения возможности ускоренной обработки данных
ПЦОС имеют гарвардскую архитектуру, как это показано на рис. 1.3.
Следует отметить, что для повышения производительности некоторые
ЦСП используют модифицированную или супегарвардскую архитектуру
(SHARC, super harvad architecture computer), которая допускает обмен
содержимым между памятью программ и
памятью данных, что расши-
ряет возможности устройства. Рисунок 4.6 иллюстрирует особенности
cупергарвардской архитектуры.
Термин «cупергарвардская архитектура» был введён фирмой Ana-
log Devices, чтобы описать особенности ПЦОС типа ADSP-2106X и типа
ADSP-211XX. Идея состоит в том, чтобы усовершенствовать гарвард-
скую архитектуру, добавляя некоторые конструктивные особенности
для улучшения производительности. Для этого в составе ПЦОС с архи-
тектурой
SHARC появились два достаточно важных компонента: кэш
команд и контроллер ввода – вывода. Важность этой «добавки» обу-
словлена тем, что алгоритмы цифровой обработки сигналов вообще
тратят большую часть времени на циклы, например такие, как операции
6-12, рассмотренные выше. Это значит, что один и тот же набор команд
будет постоянно передаваться из памяти команд
в ЦПУ. В этом случае
супергарвардская архитектура обладает преимуществом, а именно –
наличием кэша команд. 
  Микропроцессорные системы и программное обеспечение в средствах связи
     14. Перемещает выходной отсчёт из буфера приёма/передачи в
         цифро-аналоговый преобразователь.
     Перечисленные действия надо выполнять максимально быстро.
Так как операции 6–12 будут повторяются многократно (один раз для
каждого коэффициента), этим операциям нужно уделить особое внима-
ние. Традиционные микропроцессоры выполняют эти 14 действий по-
следовательно (один за другим), тогда как ПЦОС для ускорения вы-
числений должны выполнять их параллельно. В некоторых случаях, все
действия в цикле (операции 6-12) могут быть завершены в отдельном
такте. Для обеспечения     возможности ускоренной обработки данных
ПЦОС имеют гарвардскую архитектуру, как это показано на рис. 1.3.
Следует отметить, что для повышения производительности некоторые
ЦСП используют модифицированную или супегарвардскую архитектуру
(SHARC, super harvad architecture computer), которая допускает обмен
содержимым между памятью программ и памятью данных, что расши-
ряет возможности устройства. Рисунок 4.6 иллюстрирует особенности
cупергарвардской архитектуры.
     Термин «cупергарвардская архитектура» был введён фирмой Ana-
log Devices, чтобы описать особенности ПЦОС типа ADSP-2106X и типа
ADSP-211XX. Идея состоит в том, чтобы усовершенствовать гарвард-
скую архитектуру,   добавляя некоторые конструктивные особенности
для улучшения производительности. Для этого в составе ПЦОС с архи-
тектурой SHARC появились два достаточно важных компонента: кэш
команд и контроллер ввода – вывода. Важность этой «добавки» обу-
словлена тем, что алгоритмы цифровой обработки сигналов вообще
тратят большую часть времени на циклы, например такие, как операции
6-12, рассмотренные выше. Это значит, что один и тот же набор команд
будет постоянно передаваться из памяти команд в ЦПУ. В этом случае
супергарвардская архитектура обладает преимуществом, а именно –
наличием кэша команд.

                                   224

Страницы