ВУЗ:
Составители:
Рубрика:
Микропроцессорные системы и программное обеспечение в средствах связи
226
в единственном цикле: отсчёт входного сигнала поступает по шине
данных, коэффициент передаётся по шине команд, а команда поступа-
ет из кэша команд.
Контроллер ввода – вывода на рис. 4.6 связан с памятью данных.
Здесь предусмотрены высокоскоростные последовательные и парал-
лельные порты связи. Например, при тактовой частоте 40 МГц имеется
два последовательных порта, которые
действуют каждый со скоростью
в 40 Мбит/с, в то время как шесть параллельных портов, каждый из
которых обеспечивает передачу данных со скоростью 40 Мбит/с, сово-
купно на скорости 240 Мбит/с.
Специальное аппаратное обеспечение позволяет передавать эти
потоки данных непосредственно в память (прямой доступ к памяти, или
DMA), без необходимости передавать их
в регистры ЦПУ. Другими сло-
вами, операции 1 и 14 рассмотренные выше, происходят независимо и
одновременно с другими действиями, при этом циклы ЦПУ не исполь-
зуются. Основные шины (шина команд и шина данных) доступны также
снаружи микросхемы ПЦОС через контакты на корпусе, что обеспечи-
вет дополнительный интерфейс к внешней памяти и внешним устрой
-
ствам. Для повышения производительности также используют конвей-
ерную организацию вычислений, которая подробно рассматривается в
главе 5.
Для ПЦОС, чья упрощенная схема приведена на рис. 4.6, харак-
терным является наличие аппаратного умножителя (multiplier), позво-
ляющего выполнять умножение двух чисел за один командный такт. В
процессорах общего назначения умножение обычно реализуется за не-
сколько тактов,
как последовательность операций сдвига и сложения.
Также в ПЦОС используются специальные команды как, например, ум-
ножение с накоплением (MAC): С = А x В + С, с указанным в команде
числом выполнений в цикле и с правилом изменения индексов исполь-
зуемых элементов массивов А и В. Применяются инверсия битов адре-
Микропроцессорные системы и программное обеспечение в средствах связи в единственном цикле: отсчёт входного сигнала поступает по шине данных, коэффициент передаётся по шине команд, а команда поступа- ет из кэша команд. Контроллер ввода – вывода на рис. 4.6 связан с памятью данных. Здесь предусмотрены высокоскоростные последовательные и парал- лельные порты связи. Например, при тактовой частоте 40 МГц имеется два последовательных порта, которые действуют каждый со скоростью в 40 Мбит/с, в то время как шесть параллельных портов, каждый из которых обеспечивает передачу данных со скоростью 40 Мбит/с, сово- купно на скорости 240 Мбит/с. Специальное аппаратное обеспечение позволяет передавать эти потоки данных непосредственно в память (прямой доступ к памяти, или DMA), без необходимости передавать их в регистры ЦПУ. Другими сло- вами, операции 1 и 14 рассмотренные выше, происходят независимо и одновременно с другими действиями, при этом циклы ЦПУ не исполь- зуются. Основные шины (шина команд и шина данных) доступны также снаружи микросхемы ПЦОС через контакты на корпусе, что обеспечи- вет дополнительный интерфейс к внешней памяти и внешним устрой- ствам. Для повышения производительности также используют конвей- ерную организацию вычислений, которая подробно рассматривается в главе 5. Для ПЦОС, чья упрощенная схема приведена на рис. 4.6, харак- терным является наличие аппаратного умножителя (multiplier), позво- ляющего выполнять умножение двух чисел за один командный такт. В процессорах общего назначения умножение обычно реализуется за не- сколько тактов, как последовательность операций сдвига и сложения. Также в ПЦОС используются специальные команды как, например, ум- ножение с накоплением (MAC): С = А x В + С, с указанным в команде числом выполнений в цикле и с правилом изменения индексов исполь- зуемых элементов массивов А и В. Применяются инверсия битов адре- 226
Страницы
- « первая
- ‹ предыдущая
- …
- 224
- 225
- 226
- 227
- 228
- …
- следующая ›
- последняя »