ВУЗ:
Составители:
Рубрика:
Микропроцессорные системы и программное обеспечение в средствах связи
225
Рис. 4.6 – Структурная блок-схема SHARC ПЦОС
Этот кэш содержит, например, 32 самые последние по времени
исполнения команды. Исполняясь впервые в рамках цикла, команды
должны передаваться по шине команд. Это приводит к замедлению
скорости обмена на участке ЦПУ–память команд из-за конфликта с ко-
эффициентами, которые также должны передаваться по этому пути.
Однако, при дальнейшем выполнении цикла,
команды можно считывать
из кэша команд, не загружая при этом шину памяти команд. Это значит,
что все передачи информации из памяти в ЦПУ могут быть выполнены
Микропроцессорные системы и программное обеспечение в средствах связи Рис. 4.6 – Структурная блок-схема SHARC ПЦОС Этот кэш содержит, например, 32 самые последние по времени исполнения команды. Исполняясь впервые в рамках цикла, команды должны передаваться по шине команд. Это приводит к замедлению скорости обмена на участке ЦПУ–память команд из-за конфликта с ко- эффициентами, которые также должны передаваться по этому пути. Однако, при дальнейшем выполнении цикла, команды можно считывать из кэша команд, не загружая при этом шину памяти команд. Это значит, что все передачи информации из памяти в ЦПУ могут быть выполнены 225
Страницы
- « первая
- ‹ предыдущая
- …
- 223
- 224
- 225
- 226
- 227
- …
- следующая ›
- последняя »