ВУЗ:
Составители:
Рубрика:
Микропроцессорные системы и программное обеспечение в средствах связи
26
его корпуса. Каждый контакт корпуса МПр передаёт сигнал, соответст-
вующий значению одного бита, и процессору нужно различать только
две градации напряжения: есть сигнал – нет сигнала, высокий уровень
– низкий уровень. По шине адреса сигналы (уровни напряжений) син-
хронно передаются/поступают на контакты МПр.
Однако при появлении
различных шин для обмена адресами и данными на кристалле
процессора неизбежно увеличивается количество выводов/контактов
корпуса, т.е. происходит усложнение конструкции процессора. Этой
проблема решается использованием общей шины данных и шины ад-
реса для всех внешних данных. Внутри процессора проблема решается
использованием шины данных, шины команд и двух
шин адреса. Такую
концепцию называют модифицированной Гарвардской архитекту-
рой.
Гарвардская архитектура начала интенсивно использоваться
только в конце 1970-х годов, когда началось интенсивное применение
цифровых сигнальных процессоров. Причиной появления интереса к
гарвардской архитектуре было то, что в цифровых сигнальных процес-
сорах необходимый объем памяти данных МПр, используемый для
хранения промежуточных результатов,
как правило, на порядок меньше
требуемого объема памяти программ. Следует отметить, что при циф-
рой обработке сигналов зачастую требуется выбрать три составляю-
щие — два операнда и команду, например в БПФ–фильтрах. Для этого
используется т.н. кэш-память. В кэш-памяти может храниться коман-
да — при этом обе шины остаются
свободными, и появляется возмож-
ность передать два операнда одновременно. Использование кэш-
памяти вместе с разделёнными шинами получило название «Super
Harvard Architecture» (SHARC), расширенная Гарвардская архитек-
тура. Особенности организации кэш-памяти рассматриваются в раз-
деле 1.7.
Достоинства гарвардской архитектуры следующие :
Микропроцессорные системы и программное обеспечение в средствах связи его корпуса. Каждый контакт корпуса МПр передаёт сигнал, соответст- вующий значению одного бита, и процессору нужно различать только две градации напряжения: есть сигнал – нет сигнала, высокий уровень – низкий уровень. По шине адреса сигналы (уровни напряжений) син- хронно передаются/поступают на контакты МПр. Однако при появлении различных шин для обмена адресами и данными на кристалле процессора неизбежно увеличивается количество выводов/контактов корпуса, т.е. происходит усложнение конструкции процессора. Этой проблема решается использованием общей шины данных и шины ад- реса для всех внешних данных. Внутри процессора проблема решается использованием шины данных, шины команд и двух шин адреса. Такую концепцию называют модифицированной Гарвардской архитекту- рой. Гарвардская архитектура начала интенсивно использоваться только в конце 1970-х годов, когда началось интенсивное применение цифровых сигнальных процессоров. Причиной появления интереса к гарвардской архитектуре было то, что в цифровых сигнальных процес- сорах необходимый объем памяти данных МПр, используемый для хранения промежуточных результатов, как правило, на порядок меньше требуемого объема памяти программ. Следует отметить, что при циф- рой обработке сигналов зачастую требуется выбрать три составляю- щие — два операнда и команду, например в БПФ–фильтрах. Для этого используется т.н. кэш-память. В кэш-памяти может храниться коман- да — при этом обе шины остаются свободными, и появляется возмож- ность передать два операнда одновременно. Использование кэш- памяти вместе с разделёнными шинами получило название «Super Harvard Architecture» (SHARC), расширенная Гарвардская архитек- тура. Особенности организации кэш-памяти рассматриваются в раз- деле 1.7. Достоинства гарвардской архитектуры следующие : 26
Страницы
- « первая
- ‹ предыдущая
- …
- 24
- 25
- 26
- 27
- 28
- …
- следующая ›
- последняя »