ВУЗ:
Составители:
29
в п.1, по адресам, приведенным в таблице 3-2, после чего прочитать
записанные данные.
6. Исследовать умножители MULT 18x18 и MULT 18x18S методом
функционального моделирования.
7. С использованием умножителей разработать схему цифрового
фильтра, работающего с соответствии с формулой:
y(t) =0.35·x (t) + 0.27· x (t - 1).
Масштабы переменных и коэффициентов фильтра установить
самостоятельно.
Лабораторная работа № 4
Изучение особенностей применения
процессорного ядра PicoBlaze.
Цель работы: изучение принципов составления программ для
процессорного ядра PicoBlaze и использование его в цифровых схемах,
реализованных на ПЛИС типа FPGA.
Основные сведения.
Структура процессорного ядра PicoBlaze
Процессорное ядро PicoBlaze, предназначенное для использования в
ПЛИС семейств Spartan-II, Virtex и др. приведено на рис. 4-1.
IN_PORT[7:0]
INTERRUPT
RESET
CLK
OUT_PORT[7:0]
PORT_ID[7:0]
WRTTE__STROBE
READ_STROBE
EMBEDDED_KCPSM
Рис. 4-1. Процессорное ядро PicoBlaze.
На этом рисунке показан блок контроллера EMBEDDED_KCPSM,
имеющий информационный вход данных IN_PORT[7:0], а также входы
прерывания INTERRUPT, сброса RESET и синхросигнала CLK. Выходами
блока являются выход данных OUT_PORT[7:0], номер порта
в п.1, по адресам, приведенным в таблице 3-2, после чего прочитать
записанные данные.
6. Исследовать умножители MULT 18x18 и MULT 18x18S методом
функционального моделирования.
7. С использованием умножителей разработать схему цифрового
фильтра, работающего с соответствии с формулой:
y(t) =0.35·x (t) + 0.27· x (t - 1).
Масштабы переменных и коэффициентов фильтра установить
самостоятельно.
Лабораторная работа № 4
Изучение особенностей применения
процессорного ядра PicoBlaze.
Цель работы: изучение принципов составления программ для
процессорного ядра PicoBlaze и использование его в цифровых схемах,
реализованных на ПЛИС типа FPGA.
Основные сведения.
Структура процессорного ядра PicoBlaze
Процессорное ядро PicoBlaze, предназначенное для использования в
ПЛИС семейств Spartan-II, Virtex и др. приведено на рис. 4-1.
IN_PORT[7:0] OUT_PORT[7:0]
INTERRUPT PORT_ID[7:0]
EMBEDDED_KCPSM
RESET READ_STROBE
CLK WRTTE__STROBE
Рис. 4-1. Процессорное ядро PicoBlaze.
На этом рисунке показан блок контроллера EMBEDDED_KCPSM,
имеющий информационный вход данных IN_PORT[7:0], а также входы
прерывания INTERRUPT, сброса RESET и синхросигнала CLK. Выходами
блока являются выход данных OUT_PORT[7:0], номер порта
29
Страницы
- « первая
- ‹ предыдущая
- …
- 27
- 28
- 29
- 30
- 31
- …
- следующая ›
- последняя »
