Организация вычислительных систем и сетей. Халабия Р.Ф. - 46 стр.

используемый кешом команд. Декодер перекодирует выбранные команды так ,
что процессор мог их выполнять. ROM контроль содержит микрокод с
контролем последовательности операций, который может быть эффективен для
реализации в архитектурой процессора. Контроль ROM имеет директиву
контроля над обоими конвейерами.
     Процессор Pentium содержит конвейер плавающей точки, который
обеспечивает выполнение        существенных эффективных предыдущих
вычислений процессора.

      4.4. Микроархитектура процессоров семейства Р6
      Процессор Pentium представляет coбой довольно простое и весьма
ограниченное приближение к суперскалярной архитектуре. Два его конвейера
нельзя считать полностью независимыми, поскольку в случае остановки одного
из них другой также должен быть остановлен и, таким образом, динамический
запуск команд на исполнение (т. е. запуск команд с нарушением
последовательности их расположения в программе) не представляется
возможным. Более того, блок арифметики с плавающей точкой не является
полностью автономным, а связан с конвейерами целочисленных операций.
Следовательно, инструкции целочисленной арифметики и арифметики с
плавающей точкой не могут исполняться параллельно. Процессоры Р6,
напротив, можно смело отнести к ЦП с суперскалярной архитектурой,
позволяющей формировать за один машинный такт сразу несколько
результатов (естественно, спустя некоторое время, называемое временем
старта. Кроме того, эти процессоры отличается повышенной тактовой частотой.
На рис. 4.9 приведена блок-схема процессора Pentium Pro.
      Разработчики Pentium Pro полностью развязали схемы диспетчеризации
потока команд и их исполнения. Инструкции х86 преобразуются в
последовательность внутренних микроопераций, по сути не отличающихся от
традиционных микрокоманд. Затем эти микрокоманды поступают в буфер
изменения порядка с 40 входами, где они хранятся до тех пор, пока не будут
«готовы» к обработке необходимые операнды. Из этого буфера инструкции
передаются в блок резервирования с 20 входами, где и ожидают, когда
освободится необходимое операционное устройство. Подобная структура
позволяет исполнять микрооперации с нарушением порядка и загружать
одновременно несколько операционных устройств. Ко всему прочему в такой
структуре ЦП микрооперации фиксирован ной длины обрабатывать проще, чем
сложные команды класса х86, имеющие формат переменной длины (рис. 4.9) .
      Увеличение тактовой частоты Pentium Pro достигается за счет глубокой
конвейеризации. Поскольку блок резервирования обладает высокой гибкостью,
можно считать, что конвейер не имеет фиксированного числа ступеней, но
минимальное число тактов, в течение которых может быть вы полнена команда,
составляет 12. Такие фазы, как обращение к кэшу и декодирование команды,
требуют 2,5 такта каждая.



                                    46