Операционное устройство. Хлуденев А.В. - 32 стр.

интерфейса объекта и раздел архитектуры, который представлен в поведенческом
варианте. Объявим переменные для представления текущего (current_state) и
следующего (next_state) внутреннего состояния. Они могут принимать значения
из алфавита {s0, s1, s2, s3, s4}, который образует перечисляемый тип state_type.
       УА является синхронным автоматом, но модель конечного автомата не
описывает процесс синхронизации. Поэтому функционирование УА
представим в виде двух параллельных процессов:
       - управления и синхронизации памяти автомата;
       - функционирования конечного автомата.
     Для описания первого из этих процессов необходимо задать реакцию
памяти автомата на сигналы инициализации Reset и синхронизации Ck.
Особенностью автомата Мили является зависимость значений выходных
сигналов не только от текущего состояния, но и от значений входных сигналов.
При работе в составе операционного устройства эта особенность может
привести сбоям в его работе, так как выходные сигналы УА могут изменяться
непосредственно вслед за изменениями осведомительных сигналов, не
дожидаясь прихода фронта синхросигнала Ck. Чтобы исключить такую
возможность, достаточно на выходе автомата Мили включить элементы памяти
(регистр), управляемые синхросигналом Ck.
     Для описания второго из этих процессов необходимо описать функции
переходов и выходов автомата с помощью оператора case. Здесь модели
автоматов Мура и Мили будут отличаться способом задания значений функции
выходов. Примеры VHDL – моделей управляющих автоматов Мура и Мили
приведены в приложениях В и Г.
     В проекте VHDL-модель должна присутствовать в виде текстового файла,
рекомендуется использовать встроенный текстовый редактор OrCAD, так как
он имеет средства синтаксического контроля. То есть правильность конструк-
ций языка можно проверять при формировании текста.
     Формирование нового файла выполняется по команде File/New/VHDL
File. Готовый файл подключается к ресурсам проекта путем выделения Design
Resources и активизации всплывающей команды Add File правой кнопкой
мыши.
       При формировании схемы верхнего уровня необходимо разместить
иерархические блоки командой Place hierarchical block. Их размещение
выполняется почти также как и размещение простых элементов. Отличия
состоят в том, что необходимо задать их позиционные обозначения (Reference),
типы (Implementation Type) и имена (Implementation Name), а для VHDL модели
еще имя и местонахождение файла (Path and filename). В данном случае
значения этих параметров могут быть следующими:
       - H1, Schematic View , OA;
       - H2, VHDL, UA, A_moor.vhd.
     Если к моменту размещения иерархических блоков в проекте
присутствуют указанные ресурсы, то связь с ними устанавливается
автоматически, а в УГО блоков автоматически появляются их внешние

32