ВУЗ:
Составители:
Рубрика:
68
Описание интерфейса XMEM
Регистр управления микроконтроллером– MCUCR
Разряд 7 – SRE: Разрешение внешнего статического ОЗУ/XMEM.
Запись в SRE лог. 1 разрешает работу интерфейса внешней памяти, после
чего выводы AD7:0, A15:8, ALE, WR и RD выполняют свои альтернативные
функции. После установки бита SRE игнорируются любые установки в соот-
ветствующих регистрах направления данных. Запись в SRE нуля отключает ин-
терфейс внешней памяти, после чего вступают в силу обычные функции выво-
дов и
установки направления.
Разряд 6 – SRW10: Бит выбора состояния ожидания
При работе микроконтроллера не в режиме совместимости с ATmega103
описание действия данного бита подробно описывается ниже при рассмотрении
бит SRWn регистра XMCRA. В режиме совместимости с ATmega103 запись в
SRW10 лог. 1 разрешает состояние ожидание и один дополнительный период
добавляется к стробу чтения/записи.
Регистр А управления внешней памятью – XMCRA
Разряд 7 – Зарезервированный бит.
Данный разряд является зарезервированным и всегда читается как 0. Во
время записи в данной позиции необходимо указывать 0 для совместимости с
последующими микроконтроллерами.
Разряд 6..4 – SRL2, SRL1, SRL0: Задание границ секторов с состоянием
ожидания.
Имеется возможность установить различные состояния ожидания для
различных адресов внешней памяти. Адресное пространство внешней памяти
может быть разделено на два
сектора, каждый их которых имеет собственные
биты выбора состояний ожидания. Биты SRL2, SRL1 и SRL0 определяют раз-
биение секторов (см. табл. 4.3). По умолчанию значение бит SRL2, SRL1 и
SRL0 равно нулю и все адресное пространство внешней памяти обслуживается
как один сектор. Если все адресное пространство статического ОЗУ конфигу-
рируется как один сектор, то состояния ожидания определяются
битами SRW11
и SRW10.
Страницы
- « первая
- ‹ предыдущая
- …
- 67
- 68
- 69
- 70
- 71
- …
- следующая ›
- последняя »
