Электроприводы с системами числового программного управления. Иванов А.К - 87 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

86
Биты DDxn регистра DDRx определяют направленность линии ввода-
вывода. Если DDxn = 1, то Pxn конфигурируется на вывод. Если DDxn = 0, то
Pxn конфигурируется на ввод.
Если PORTxn = 1 при конфигурации линии порта на ввод, то разрешается
подключение подтягивающего резистора. Для выключения данного резистора
необходимо записать в PORTxn лог. 0 или настроить линию порта на вывод. Во
время сброса все линии портов находятся
в третьем (высокоимпедансном) со-
стоянии, даже если не работает синхронизация.
Если PORTxn = 1 при конфигурации линии порта на вывод, то состояние
выхода будет определяться значением PORTxn.
Поскольку одновременная запись в регистры DDRx и PORTx невозмож-
на, то при переключении между третьим состоянием ({DDxn, PORTxn} = 0b00)
и выводом лог. 1 ({DDxn, PORTxn} = 0b11) должно возникнуть промежуточное
состояние или с подключенным подтягивающим резистором ({DDxn, PORTxn}
= 0b01), или
с выводом лог. 0 ({DDxn, PORTxn} = 0b10). Как правило, переход
через состояние с подключением подтягивающего резистора эквивалентно со-
стоянию вывода лог.1, если вывод микроконтроллера связан с высокоимпе-
дансным входом. В противном случае, необходимо установить бит PUD реги-
стра SFIOR для выключения всех подтягивающих резисторов на всех портах.
Переключение между вводом с подтягивающими резисторами и выводом
низкого уровня
связано с аналогичной проблемой. Поэтому пользователь вы-
нужден использовать или третье состояние ({DDxn, PORTxn} = 0b00) или вы-
вод лог. 1 ({DDxn, PORTxn} = 0b11) в качестве промежуточного шага.
В таблице 4.11 рассмотрено действие управляющих сигналов на состояние
вывода.
Таблица 4.11
Настройка вывода порта
DDxn PORTxn
PUD (в
SFIOR)
Ввод-
вывод
Подтягивающий ре-
зистор
Комментарий
0 0 X Ввод Нет Третье состояние (Z-состояние)
0 1 0 Ввод Да
Pxn будет источником тока при подаче
внешнего низкого уровня
0 1 1 Ввод Нет Третье состояние (Z-состояние)
1 0 X Вывод Нет Вывод лог. 0 (втекающий ток)
1 1 X Вывод Нет Вывод лог. 1 (вытекающий ток)
Считывание состояние вывода. Независимо от значения бита направ-
ления данных DDxn состояние вывода порта может быть опрошено через реги-
стровый бит PINxn. Как показано на рисунке 4.12, регистровый бит PINxn и
предшествующая ему триггерная защелка составляют синхронизатор. Данный
подход позволяет избежать неоднозначности считывания информации, если
изменение состояния на выводе произошло около фронта внутренней синхро-
низации
. На рис. 4.13 представлена временная диаграмма синхронизации во
время опроса, внешне приложенного к выводу уровня. Длительности мини-

Страницы