ВУЗ:
Составители:
4
На первом этапе разработчик описывает ВС при помощи поведенческих или функциональных моделей,
отображающих функцию и временные характеристики системы. Затем, на основании исходного описания,
средствами САПР компилируется структурное представление проекта. Структурная схема является исходными
данными для подсистем САПР, генерирующих топологическое описание проектируемого устройства.
Как правило, на каждом этапе рассматриваемого маршрута проектирования с помощью моделирования
выполняется верификация описания или проектных решений на соответствие заданной функции ВС.
Выявленные недостатки устраняются либо с помощью оптимизации, выполняемой на более высоких уровнях
представления, либо исправлением ошибок, допущенных на предыдущих уровнях. При проведении
верификации на самом нижнем уровне выполняется проверка соблюдения топологических норм, определяемых
конкретной технологией.
Таким образом, нисходящее проектирование позволяет проектировщику сосредоточить внимание на
поведенческом или функциональном представлении системы, не отвлекаясь на структуру. Объем работ,
затрачиваемых при исправлении возможных ошибок, значительно меньше, чем при проектировании снизу-
вверх, так как нет необходимости выполнять повторно все проектные операции, начиная от низшего уровня
представления вплоть до системного.
Комплекс средств проектирования должен обладать развитым лингвистическим обеспечением (ЛО),
характеризующимся достаточно гибкими описательными способностями для реализации преимуществ
нисходящего проектирования. Для этого ЛО включает языки описания аппаратуры (ЯОА), позволяющие
создавать адекватные модели проектируемых устройств и эффективно выполнять соответствующее
имитационное моделирование, обладая при необходимости независимостью от конкретных аппаратных
структур.
Языком описания называется набор синтаксических и семантических правил, определяющий формат
представления устройств.
Описательным возможностям ЯОА, а также средствам для документирования проектов всегда уделялось
особенное внимание. Дело в том, что на различных этапах проектирования используются различные алгоритмы
и программы и, соответственно, различные виды исходных данных. Поэтому требуются языки описания,
позволяющие представлять исходные данные для проектирования в форме, воспринимаемой существующими
пакетами программ. В зависимости от типа программы и набора исходных данных используются самые
разнообразные языки описания: язык описания логических связей, язык описания соединений транзисторов,
язык описания электрических постоянных и др. Однако каждый из языков описания является входным
форматом независимо разработанных программ, и поэтому имеет индивидуальные особенности. Поскольку
такие ЯОА специализированы, то они не взаимозаменяемы. В результате, при проектировании интегральных
схем, например, возникала необходимость подготовить входные данные с использованием до 10 различных
языков описания.
Сложно осуществить и автоматическое преобразование между языками, так как различаются принципы
построения моделей описания. Это объясняется тем, что описательные способности первоначального языка в
результате преобразования будут ограничены. Поэтому одной из основных задач в развитии ЯОА явилась
разработка концепции общего языка описания.
Стандартизация ЯОА позволяет избежать избыточности в описательных выражениях языков и обеспечить их
унификацию для поддержки документирования проектов. Этот аспект очень важен, так как сопровождение
проекта документацией способствует успешному выполнению разработки. Способность ЯОА к
многоуровневому представлению устройств обеспечивает транспортабельность проекта, что позволяет
различным проектировочным подразделениям эффективно взаимодействовать.
Разработанные и унифицированные к настоящему времени языки описания аппаратуры (VHDL, ISP, UDL/I,
Verilog, ICL и др.) поддерживаются большинством существующих и широко используемых систем
автоматизированного проектирования (САПР) ВС (например, Mentor Graphics, Compass, Cadence). Унификация
ЯОА позволяет организовывать эффективное взаимодействие между различными САПР, способствуя созданию
экономичных проектов. Например, разработка, выполненная с использованием свободно распространяемой
САПР БИС Alliance, в формате Verilog передавалась в САПР Cadence. На основании описания ВС в Cadence
выполнялась автоматическая генерация тестов и моделирование устройства с целью проверки его
функционирования на соответствие заданной функции.
Наиболее широкое применение приобретает язык VHDL (VHSIC Hardware Description Language). Он
разрабатывался как язык описания аппаратуры для высокоскоростных интегральных схем. Первоначальное
назначение языка заключалось в обеспечении обмена проектами между различными соисполнителями работ по
созданию сверхскоростных интегральных схем. Однако позже с учетом предложений и рекомендаций
известных специалистов в области ВС язык был усовершенствован и стандартизован Институтом инженеров по
электротехнике и радиоэлектронике (IEEE), в результате чего в 1987 году был утвержден стандарт IEEE
Standard 1076 VHDL.
Язык VHDL обеспечивает высокоуровневую абстракцию описания аппаратных средств благодаря наличию
как множества предопределенных типов данных, так и возможности создавать пользовательские иерархически
организованные типы данных на основе базовых, заложенных в языке.
