ВУЗ:
Составители:
5
Благодаря этим возможностям, и, так как язык VHDL легко воспринимается как программными средствами,
так и человеком, он может использоваться на этапах проектирования, верификации, синтеза и тестирования
аппаратуры, для передачи проектных данных, модификации и сопровождения проекта. В настоящее время он
используется для работы с ВС любого уровня сложности - микросхема, плата, блок, устройство, ЭВМ,
комплекс.
В пособии изложены основы языка VHDL, а также особенности его применения при проектировании
специализированных СБИС. Для эффективного использования VHDL проектировщику необходимо уверенно
ориентироваться в предложениях этого языка. Поэтому с самого начала этим элементам уделяется большое
внимание.
1. ОСНОВНЫЕ ЭЛЕМЕНТЫ ЯЗЫКА VHDL
1.1. Первичная абстракция языка VHDL
VHDL является формальной записью, предназначенной для описания функции и логической организации
цифровой системы. Функция системы определяется как преобразование значений на входах в значения на
выходах. Причем время в этом преобразовании задается явно. Организация системы задается перечнем
связанных компонентов.
Объект проекта (entity) представляет собой описание компонента проекта, имеющего четко заданные входы
и выходы и выполняющей четко определенную функцию. Объект проекта может представлять всю
проектируемую систему, некоторую подсистему, устройство, узел, стойку, плату, кристалл, макроячейку,
логический элемент и т.п.
В описании объекта проекта можно использовать компоненты, которые, в свою очередь, могут быть
описаны как самостоятельные объекты проекта более низкого уровня. Таким образом, каждый компонент
объекта проекта может быть связан с объектом проекта более низкого уровня. В результате такой декомпозиции
объекта проекта пользователь строит иерархию объектов проекта, представляющих весь проект в целом и
состоящую из нескольких уровней абстракций. Такая совокупность объектов проекта называется иерархией
проекта (design_hierarchy).
Каждый объект проекта состоит, как минимум, из двух различных типов описаний: описания интерфейса и
одного или более архитектурных тел.
Интерфейс описывается в объявлении объекта проекта (entity_declaration) и определяет только входы и
выходы объекта проекта.
Для описания поведения объекта или его структуры служит архитектурное тело (architecture_body).
Чтобы задать, какие объекты проекта использованы для создания полного проекта, используется объявление
конфигурации (configuration_declaration).
В языке VHDL предусмотрен механизм пакетов для часто используемых описаний, констант, типов,
сигналов. Эти описания помещаются в объявлении пакета (package_declaration).
Если пользователь использует нестандартные операции или функции, их интерфейсы описываются в
объявлении пакета, а тела содержатся в теле пакета (package_body).
Таким образом, при описании цифровой системы на языке VHDL, пользователь может использовать пять
различных типов описаний: объявление объекта проекта, архитектурное тело, объявление конфигурации,
объявление пакета и тело пакета. Каждое из описаний является самостоятельной конструкцией языка VHDL,
может быть независимо проанализировано анализатором и поэтому получило название "Модуль проекта"
(design_unit). Модули проекта, в свою очередь, можно разбить на две категории: первичные и вторичные. К
первичным модулям относятся различного типа объявления. Ко вторичным - отдельно анализируемые тела
первичных модулей. Один или несколько модулей проекта могут быть помещены в один файл, называемый
файлом проекта (design_file).
Каждый проанализированный модуль проекта помещается в библиотеку проекта (design_library) и
становится библиотечным модулем (library_unit). Данная реализация позволяет создать любое число библиотек
проекта. Каждая библиотека проекта в языке VHDL имеет логическое имя (идентификатор). Фактическое имя
файла, содержащего эту библиотеку, может совпадать или не совпадать с логическим именем библиотеки
проекта. Для ассоциации логического имени библиотеки с соответствующим ей фактическим именем
предусмотрен специальный механизм установки внешних ссылок.
По отношению к сеансу работы VHDL существует два класса библиотек проекта: рабочие библиотеки и
библиотеки ресурсов.
Рабочая библиотека - это библиотека, с которой в данном сеансе работает пользователь и в которую
помещается библиотечный модуль, полученный в результате анализа модуля проекта.
Библиотека ресурсов - это библиотека, содержащая библиотечные модули, ссылка на которые имеется в
анализируемом модуле проекта.
В каждый конкретный момент пользователь работает с одной рабочей библиотекой и произвольным числом
библиотек ресурсов.
Страницы
- « первая
- ‹ предыдущая
- …
- 2
- 3
- 4
- 5
- 6
- …
- следующая ›
- последняя »
