Micro-Cap в схемотехнике. Касьянов А.Н. - 61 стр.

UptoLike

ВУЗ: 

ТГТУ | Тамбов

Составители: 

Рубрика: 

(U7 – U10) подключены к инверсным асинхронным входам S установки в 1 триггеров регистра. Прием
двоичного слова D1D2D3D4 в регистр осуществляется в два такта. По первому такту сигналом CLR на
асинхронном входе R, регистр устанавливается в состояние "0000". По второму такту сигналом прием
слова (WR) в регистр записывается параллельный код двоичного слова D1D2D3D4. При этом в соответ-
ствии с обратным кодом двоичного слова D1D2D3D4 каждый из триггеров X1–X4 регистра будет либо
переключен в состояние 1, либо останется в состоянии 0 (см. временную диаграмму на рис. 4.16, б).
Рис. 4.16 Однофазный параллельный регистр и
временная диаграмма его работы
Записанный в регистр код двоичного слова может храниться до тех пор, пока регистр не будет ус-
тановлен сигналом CLR в состояние "0000".
Сигнал WR обычно импульсный, так как кратковременное подключение регистра к КШС уменьша-
ет вероятность занесения в регистр ошибочной информации.
Записанный в регистр код двоичного слова может храниться до тех пор, пока регистр не будет ус-
тановлен сигналом CLR в состояние "0000".
Сигнал WR обычно импульсный, так как кратковременное подключение регистра к КШС уменьша-
ет вероятность занесения в регистр ошибочной информации.
Таким образом, при записи двоичного слова в регистр в худшем случае каждый его триггер будет
переключаться дважды: один раз при установке регистра в нулевое состояние сигналом CLR и второй
раз при приеме 1 в данный триггер по сигналу WR.
Быстродействие регистра – время записи в регистр Т
рг зап
двоичной информации определяется ми-
нимально допустимым временем между поступлениями очередных кодов на входах регистра: Т
рг. зап
=
2t
T
+ t
И
, где t
T
– время задержки сигнала триггером; t
И
– время задержки сигнала на элементе И.

Страницы