Конструирование гибридных интегральных микросхем. Коноплев Б.Г. - 17 стр.

UptoLike

Составители:

Рубрика:

3.3. Разработка топологии ГИС.

3.3.1.

В процессе разработки топологического чертежа (чертежа платы )

определяется взаимное расположение и форма пленочных элементов,

рассчитываются их геометрические размеры, выбираются места

расположения навесных площадок.

Рис.3.7. Габаритные чертежи конденсаторов: а - К10-9; б - К53-15

(М - облуженные контактные поверхности).

Исходными данными для разработки являются технические требования и

конструктивно-технологические данные и ограничения. Ниже приведена

типовая последовательность слоев, наносимых на плату :

1-й слой – резистивный;

2-й слой – выводы резисторов, контактные площадки, часть

проводников;

3-й слой – диэлектрик в местах пересечения проводников;

4-й слой – часть проводников;

5-й слой – нижние обкладки конденсаторов и часть проводников;

6-й слой – диэлектрик конденсаторов;

7-й слой – верхние обкладки конденсаторов и часть проводников;

8-й слой – защитный диэлектрик.

При проектировании тонкопленочных ГИС учитывают основные

ограничения: перекрытие для совмещения элементов, расположенных в

разных слоях, не менее 200 мкм при масочном и не менее 100 мкм при

фотолитографии; минимально допустимые размеры контактных площадок

для припайки 400х400 мкм, для контроля параметров элементов 200х200

мкм (для монтажа компонентов с жесткими выводами допускаются

размеры площадок 250х250 мкм при зазоре между ними 100 мкм); навесные

компоненты устанавливают на расстоянии не менее 0.5 мм от пленочных

конденсаторов и других пленочных элементов, не защищенных

диэлектриком, и менее 0,6 мм от контактных площадок при минимальном

расстоянии между компонентами 0,3 мм (допускается устанавливать

компоненты с гибкими выводами на проводниках и маломощных