Описание проектов СБИС с использованием языка VHDL. Коноплев Б.Г - 5 стр.

UptoLike

5
Если пользователь осуществляет нестандартные операции или функции,
их интерфейсы описываются в объявлении пакета, а тела содержатся в теле па-
кета (package body).
Таким образом, при описании цифровой системы на языке VHDL можно
использовать пять различных типов описаний : объявление объекта проекта, ар-
хитектурное тело, объявление конфигурации, объявление пакета и тело пакета.
Каждое из описаний является самостоятельной конструкцией языка VHDL, мо-
жет быть независимо проанализировано анализатором и поэтому получило на-
звание "Модуль проекта" (design unit). Модули проекта, в свою очередь, можно
разбить на две категории: первичные и вторичные. К первичным модулям отно-
сятся различного типа объявления. Ко вторичным - отдельно анализируемые
тела первичных модулей. Один или несколько модулей проекта могут быть по-
мещены в один файл MS DOS, называемый файлом проекта (design file).
Каждый проанализированный модуль проекта помещается в библиотеку
проекта (design library) и становится библиотечным модулем (library unit). Дан-
ная реализация позволяет создать любое число библиотек проекта. Каждая биб-
лиотека проекта в языке VHDL имеет логическое имя (идентификатор). Факти-
ческое имя файла, содержащего эту библиотеку, может совпадать или не совпа-
дать с логическим именем библиотеки проекта. Для ассоциирования логическо-
го имени библиотеки с соответствующим ей фактическим именем предусмот-
рен специальный механизм установки внешних ссылок.
По отношению к сеансу работы VHDL существует два класса библиотек
проекта: рабочие библиотеки и библиотеки ресурсов.
Рабочая библиотека - это библиотека, с которой в данном сеансе работает
пользователь и в которую помещается библиотечный модуль, полученный в
результате анализа модуля проекта.
Библиотека ресурсов - это библиотека, содержащая библиотечные моду-
ли, ссылка на которые имеется в анализируемом модуле проекта.
В каждый конкретный момент пользователь работает с одной рабочей
библиотекой и произвольным числом библиотек ресурсов.
2. СТИЛИ ОПИСАНИЯ В ЯЗЫКЕ VHDL
VHDL поддерживает три различных стиля для описания аппаратных ар-
хитектур:
1) структурное описание (structural description), в котором архитектура пред-
ставляется в виде иерархии связанных компонентов;
2) потоковое описание (data-flow description), в котором архитектура представ-
ляется в виде множества регистровых операций, каждая из которых управ-
ляется вентильными сигналами (потоковое описание соответствует стилю
описания, используемому в языках регистровых передач);
3) поведенческое описание (behavioral description), в котором преобразование
описывается последовательными программными предложениями , которые
похожи на имеющиеся в любом современном языке программирования вы-