Составители:
Определенное противостояние фирмы разработчика памяти RDRAM с
разработчиками и изготовителями памяти SDRAM, имевшее место в конце 1990-х годов,
привело к отказу многих производителей от использования RDRAM.
Память RDRAM, структура которой показана на рис. 21, включает в
себя контроллер (RMC — Rambus Memory Controller), собственно
микросхемы памяти, генератор синхросигналов (DRCG — Direct Rambus
Clock Generator), источник питания и терминаторы, исключающие отражение
сигналов на концах шин.
Контроллер позволяет использовать различные микросхемы в одном
канале, суммируя общую емкость и банки памяти по всем микросхемам.
Причем все микросхемы имеют многобанковую организацию (
до 32 банков в
256-Мбитных микросхемах). Однако их архитектура может быть различной:
со сдвоенными банками (doubled), с разделенными банками (splitted) и с
независимыми банками (independent). Эти различия определяют особенности
параллельной работы банков.
Во всех случаях разрядность данных микросхемы – 16 бит. Ядро
(матрица) элементов памяти, разделенное на банки, имеет построчную
организацию, в которой
каждая строка разделена на так называемые
“двойные восьмерки” (dualocts в терминологии Rambus), состоящие из 16
байтов каждая. Например, микросхема памяти емкостью 256 Мбит может
разделяться на 16 банков по 2 Мбайта, каждый их которых имеет 1024
строки, содержащих по 128 16-байтных двойных восьмерок. Такие двойные
восьмерки представляют собой физически минимально адресуемые (внутри
микросхемы) единицы данных.
Учитывая высокую
частоту работы интерфейса Direct Rambus (именно
таково его полное название, но слово Direct часто для краткости опускают), к
его физической реализации предъявляются довольно жесткие требования. В
55
Страницы
- « первая
- ‹ предыдущая
- …
- 53
- 54
- 55
- 56
- 57
- …
- следующая ›
- последняя »
