Составители:
12
Описанные способы изображены на рис.2, а и б соответственно, где Р −
регистр, СДВ − сдвигатель, а ПР − промежуточный регистр.
В задании предусматривается построение АЛУ с закрепленными или
общими микрооперациями сдвига. Все остальные микрооперации могут
реализовываться тем или иным способом, выбор которого осуществляется в
соответствии с принятым критерием.
При
организации передачи данных между блоками АЛУ необходимо
учитывать принятый (парафазный или однофазный) способ передачи и
используемые в регистрах типы триггеров. Так, при построении регистра на
RS-триггерах однофазной передаче кода должна предшествовать подача
сигнала установки в нуль триггеров регистра, принимающего информацию.
Парафазная передача или организация регистра на D-триггерах не требуют
предварительного
сброса регистра.
В ходе построения схемы АЛУ следует производить оценку различных
вариантов по заданному критерию (см. раздел " Порядок выполнения основных
этапов разработки процессора ").
2. Оперативная память.
Независимо от способов адресации команд и данных оперативная память
(ОП) рассматривается как устройство, выборка и запись информации в котором
осуществляется словами по 2 или 4 байта
в соответствии с вариантом задания.
Предполагается, что ОП представляет собой модуль с необходимыми схемами
хранения информации и управления.
На структурной схеме процессора оперативную память рекомендуется
представлять, как показано на рис.3. На рис. 3, а, кроме собственно блока
оперативной памяти ОП, изображены регистр адреса РА и регистр данных РД с
соответствующими шинами,
а также схема управления памятью СхУ ОП.
Такое представление, конечно не является обязательным, т.к. в ряде случаев
(особенно для статических полупроводниковых ЗУ) регистры РА и РД могут
Страницы
- « первая
- ‹ предыдущая
- …
- 10
- 11
- 12
- 13
- 14
- …
- следующая ›
- последняя »
