Составители:
13
отсутствовать вовсе или их роль могут выполнять другие регистры процессора.
Вариант структуры с непосредственным подключением оперативной памяти к
шинам адреса и данных представлен на рис. 3, б. Аналогично часто
самостоятельно не выделяется схема управления СхУ ОП.
Количество разрядов регистра адреса определяется числом адресуемых
слов ОП, а при необходимости адресации полуслов или
байтов (например, для
случаев команд не кратных длине слова) может быть увеличено на 1-2 разряда.
Объем ОП в задании определен в байтах, поэтому количество слов в
зависимости от разрядности ОП в 2 или 4 раза меньше.
Количество разрядов РД равно количеству разрядов слова памяти.
Разряды контроля на четность для каждого байта хотя и
могут предполагаться
существующими, но в общую разрядность памяти не включаются и не
рассматриваются.
Предполагается, что для выполнения операций записи или чтения слова
необходимо однократно подать соответствующий сигнал в СхУ ОП: " Запись
ОП " или " Чтение ОП ". Момент окончания операции в ОП, инициированной
этим сигналом, определяется осведомительным сигналом ГОТоп,
вырабатываемым СхУ ОП. Нулевое
значение этого сигнала указывает на то,
что операция в ОП не закончена, а единичное - говорит о ее завершении. Такое
Страницы
- « первая
- ‹ предыдущая
- …
- 11
- 12
- 13
- 14
- 15
- …
- следующая ›
- последняя »