Основы микропроцессорной техники. Ливенцов С.Н - 94 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

94
тем логика управления обнуляет регистр состояния и управления А2,
формируя тем самым управляющий сигнал для внешнего устройства
"Данные приняты". Таким образом завершается цикл ввода данных.
Как видно из рассмотренных примеров, для приема или передачи
одного байта данных процессору необходимо выполнить всего не-
сколько команд, время выполнения которых и определяет максимально
достижимую скорость обмена данными при параллельной передаче.
Таким образом, при параллельной передаче обеспечивается довольно
высокая скорость обмена данными, которая ограничивается только бы-
стродействием ВУ.
5.4. Последовательная передача данных
Использование последовательных линий связи для обмена данны-
ми с внешними устройствами возлагает на контроллеры ВУ дополни-
тельные, по сравнению с контроллерами для параллельного обмена,
функции. Во-первых, возникает необходимость преобразования фор-
мата данных: из параллельного формата, в котором они поступают в
контроллер ВУ из системного интерфейса микроЭВМ, в последова-
тельный при передаче в ВУ и из последовательного в параллельный
при приеме данных из ВУ. Во-вторых, требуется реализовать соответ-
ствующий режиму работы внешнего устройства способ обмена данны-
ми: синхронный или асинхронный.
5.4.1. Синхронный последовательный интерфейс
Простой контроллер для синхронной передачи данных в ВУ по по-
следовательной линии связи (последовательный интерфейс) представ-
лен на рис. 34 [2, 5, 6].
Восьмиразрядный адресуемый буферный регистр контроллера А1
служит для временного хранения байта данных до его загрузки в сдви-
говый регистр. Запись байта данных в буферный регистр с шины дан-
ных системного интерфейса производится так же, как и в параллель-
ном интерфейсе (см. разд. 5.3 и рис. 32), только при наличии единицы в
одноразрядном адресуемом регистре состояния контроллера А2. Еди-
ница в регистре состояния указывает на готовность контроллера при-
нять очередной байт в буферный регистр. Содержимое регистра А2 пе-
редается в процессор по одной из линий шины данных системного ин-
терфейса и используется для формирования управляющего сигнала
системного интерфейса "Готовность ВУ". При записи очередного байта
в буферный регистр A1 обнуляется регистр состояния А2.

Страницы