Основы микропроцессорной техники. Ливенцов С.Н - 96 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

96
чивает его однозначное восприятие на приемном конце последователь-
ной линии связи.
Количество переданных в линию тактовых сигналов, а следова-
тельно, и переданных бит информации подсчитывается счетчиком так-
товых импульсов. Как только содержимое счетчика становится равным
7, т. е. в линию переданы 8 бит (1 байт) информации, формируется
управляющий сигнал "Загрузка", обеспечивающий запись в сдвиговый
регистр очередного байта из буферного регистра. Этим же управляю-
щим сигналом устанавливается в "1" регистр состояния. Очередным
тактовым импульсом счетчик будет сброшен в "0", и начнется очеред-
ной цикл выдачи восьми битов информации из сдвигового регистра в
линию связи.
Синхронная последовательная передача отдельных битов данных
на линию связи должна производиться без какого-либо перерыва, и
следующий байт данных должен быть загружен в буферный регистр из
системного интерфейса за время, не превышающее времени передачи
восьми битов в последовательную линию связи.
При записи байта данных в буферный регистр обнуляется регистр
состояния контроллера. Нуль в этом регистре указывает, что в линию
связи передается байт данных из сдвигового регистра, а следующий
передаваемый байт данных загружен в сдвиговый регистр.
Контроллер для последовательного синхронного приема данных
из ВУ состоит из тех же компонентов, что и контроллер для синхрон-
ной последовательной передачи, за исключением генератора тактовых
импульсов.
5.4.2. Асинхронный последовательный интерфейс
Организация асинхронного последовательного обмена данными с
внешним устройством осложняется тем, что на передающей и прием-
ной стороне последовательной линии связи используются настроенные
на одну частоту, но физически разные генераторы тактовых импульсов,
и следовательно общая синхронизация отсутствует. Рассмотрим на
примерах организацию контроллеров последовательных интерфейсов
для последовательных асинхронных передачи и приема данных.
Простейший контроллер для асинхронной передачи данных в ВУ
по последовательной линии связи представлен на рис. 35 [2, 5, 6]. Он
предназначен для передачи данных в формате с двумя стоповыми би-
тами.
После передачи очередного байта данных в регистр состояния А2
записывается 1. Единичный выходной сигнал регистра А2 информиру-
ет процессор о готовности контроллера к приему следующего байта

Страницы