ВУЗ:
Составители:
97
данных и передаче его по линии связи в ВУ. Этот же сигнал запрещает
формирование импульсов со схемы выработки импульсов сдвига – де-
лителя частоты сигналов тактового генератора на 16. Счетчик импуль-
сов сдвига (счетчик по mod 10) находится в нулевом состоянии, и его
единичный выходной сигнал поступает на вентиль И, подготавливая
цепь выработки сигнала загрузки сдвигового регистра.
Процесс передачи байта данных начинается с того, что процессор,
выполняя команду "Вывод", выставляет этот байт на шине данных.
Одновременно процессор формирует управляющий сигнал системного
интерфейса "Вывод", по которому производятся запись передаваемого
байта в буферный регистр А1, сброс регистра состояния А2 и форми-
рование на вентиле И сигнала "Загрузка". Передаваемый байт перепи-
сывается в разряды 1, ..., 8 сдвигового регистра, в нулевой разряд сдви-
гового регистра записывается 0 (стартовый бит), а в разряды 9 и 10 – 1
(стоповые биты). Кроме того, снимается сигнал "Сброс" с делителя
частоты, он начинает накапливать импульсы генератора тактовой час-
тоты и в момент приема шестнадцатого тактового импульса вырабаты-
вает импульс сдвига.
На выходной линии контроллера "Данные" поддерживается со-
стояние 0 (значение стартового бита) до тех пор, пока не будет вырабо-
тан первый импульс сдвига. Импульс сдвига изменит состояние счет-
чика импульсов сдвига и перепишет в нулевой разряд сдвигового реги-
стра первый информационный бит передаваемого байта данных. Со-
Системный интерфейс
Приемо-
передат-
чики
шины
данных
Шина
данных
Логика
управ-
ления
Прием-
ники шины
адреса
“Ввод”
“Вывод”
“Готов-
ность” ВУ
Шина
адреса
1/0
Сброс
0167
. . .
01278910
. . .
. . .
“1
”
“0
”
Запись
Делитель на 16
0123
Счетчик по mod 9
3210
Генератор
тактовых
импульсов
Загрузка
Сдвиг
И
Буферный
регистр А1
Сдвиговый
регистр
Регистр состояния А2
Данные к ВУ
Установка
Сброс
Рис. 35. Контроллер последовательной асинхронной передачи
Страницы
- « первая
- ‹ предыдущая
- …
- 95
- 96
- 97
- 98
- 99
- …
- следующая ›
- последняя »
