Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 104 стр.

низация внешних шин не обязательно должна совпадать с набо-
ром сигналов шины процессора.
     Шина процессора может поддерживать несколько внешних
кэш-памятей. Предусмотрено достижение согласованности
внутренней кэш-памяти процессора, внешней кэш-памяти и ос-
новной памяти. Можно сообщить внешней кэш-памяти о записи
(«выгрузке») содержимого в память или очистке, допускается
селективное объявление недостоверными отдельных строк внут-
ренней кэш-памяти, а также очистка всей внутренней кэш-
памяти.
     Два входа динамически управляют размером шины для
подключения к шине данных 8/16-битных устройств. На вырав-
нивание байт и слов внутри границ двойного слова не наклады-
вается никаких ограничений, однако для передачи данных, не-
выровненных по границам двойных слов, требуется больше цик-
лов шины, чем минимальное число.
     Процессор формирует циклы шины, образующие две ос-
новные группы. В группу циклов передач данных входят сле-
дующие циклы:
     – предвыборка (считывание) команд из памяти;
     – считывание данных из памяти;
     – считывание данных из подсистемы ввода-вывода;
     – запись данных в память;
     – запись данных в подсистему ввода-вывода.
     Во вторую группу входят:
     – цикл подтверждения прерывания;
     – четыре специальных цикла шины:
     - останов;
     - отключение;
     - очистка кэш-памяти;
     - обратная запись («выгрузка») кэш-памяти и очистка.
     С точки зрения внешних схем данные можно передавать
как двойные слова, слова или байты в зависимости от указанно-
го размера шины. С точки зрения процессора все передачи ис-
пользуют 32-битную шину данных, но в некоторых передачах
разрешены только некоторые байты.

                            104