Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 105 стр.

     Имеются два основных вида циклов шины, в которых пе-
редаются данные. В непакетных циклах передаются до 4 байт
с максимальной скоростью два такта синхронизации на элемент
данных (двойное слово, слово или байт). Когда передается один
элемент данных, цикл называется циклом одиночной передачи.
Когда одиночные циклы повторяются последовательно, они об-
разуют многоцикловую последовательность.
     Пакетный цикл обеспечивает максимальную скорость пе-
редачи более одного элемента данных. В таком цикле передают-
ся до 16 байт со скоростью один элемент данных за такт син-
хронизации. Пакетные циклы введены для кэшируемых считы-
ваний (строка внутренней кэш-памяти состоит из 16 байт), но их
можно применять для считываний чисел с плавающей точкой,
считываний из дескрипторных таблиц и других типов передач.

             4.3. Защищенный режим

 4.3.1. Основные понятия защищенного режима
     Защищенный режим предназначен для обеспечения неза-
висимости выполнения нескольких задач, что подразумевает
защиту ресурсов одной задачи от возможного воздействия дру-
гой задачи (под задачами подразумеваются как прикладные, так
и задачи операционной системы).
     Основным защищаемым ресурсом является память, в кото-
рой хранятся коды, данные и различные системные таблицы (на-
пример, таблица прерываний). Защищать требуется и совместно
используемую аппаратуру, обращение к которой обычно проис-
ходит через операции ввода-вывода и прерывания.
     При организации защищенного режима используются сле-
дующие основные понятия.
     1. Сегмент – это блок адресного пространства памяти оп-
ределенного назначения. К элементам сегмента возможно обра-
щение с помощью различных инструкций процессора, исполь-
зующих разные режимы адресации для формирования адреса
в пределах сегмента. Максимальный размер сегмента для
16-разрядных процессоров составлял 64 Кб, в 32-разрядных

                             105