Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 142 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

142
Команда, помещенная в буфер, ожидала готовности дан-
ных, являющихся результатом предыдущих команд, и выбира-
лась на выполнение (в порядке очередности), как только все тре-
буемые данные получены и необходимое исполнительное уст-
ройство освободилось. Каждый из блоков буфера позволял пла-
нировать две команды за такт (итого до четырех команд за такт).
Для устранения связей между параллельно выполняемыми ко-
мандами в процессоре использовалось переименование регист-
ров.
Hewlett-Packard спроектировала РА-8000 специально для
научных и инженерных расчетов, при которых объем интенсив-
но используемых данных может быть велик. В этой связи воз-
никла необходимость использования больших кэш-памятей ко-
манд и данных. РА-8000 использовал внешние основные кэш-
памяти данных и команд объемом до 4 Мб, а также буфер пере-
упорядочивания адресов, отслеживающий все команды загруз-
ки/сохранения, что позволило сократить задержку, связанную
с адресацией внешней кэш-памяти.
Архитектура микропроцессора Itanium (IA-64) реализует
концепцию EPIC (Explicitly Parallel Instruction Computing – явное
параллельное выполнение команд).
Основными особенностями EPIC являются:
– большое количество регистров;
– масштабируемость по количеству функциональных уст-
ройств (возможность увеличения числа функциональных уст-
ройств в последующих моделях микропроцессора);
– явное задание параллелизма в машинном коде;
– предикатное исполнение инструкций;
– упреждающая загрузка данных по предположению.
В табл. 5.1 приведены основные отличия архитектуры про-
цессора IA-64 от архитектуры процессора х86.
Таблица 5.1
X86 IA-64
Использование сложных
инструкций переменной длины,
обрабатываемых по одной
Использование простых
инструкций, сгруппированных
по три, одинаковой длины 
     Команда, помещенная в буфер, ожидала готовности дан-
ных, являющихся результатом предыдущих команд, и выбира-
лась на выполнение (в порядке очередности), как только все тре-
буемые данные получены и необходимое исполнительное уст-
ройство освободилось. Каждый из блоков буфера позволял пла-
нировать две команды за такт (итого до четырех команд за такт).
Для устранения связей между параллельно выполняемыми ко-
мандами в процессоре использовалось переименование регист-
ров.
     Hewlett-Packard спроектировала РА-8000 специально для
научных и инженерных расчетов, при которых объем интенсив-
но используемых данных может быть велик. В этой связи воз-
никла необходимость использования больших кэш-памятей ко-
манд и данных. РА-8000 использовал внешние основные кэш-
памяти данных и команд объемом до 4 Мб, а также буфер пере-
упорядочивания адресов, отслеживающий все команды загруз-
ки/сохранения, что позволило сократить задержку, связанную
с адресацией внешней кэш-памяти.
     Архитектура микропроцессора Itanium (IA-64) реализует
концепцию EPIC (Explicitly Parallel Instruction Computing – явное
параллельное выполнение команд).
     Основными особенностями EPIC являются:
     – большое количество регистров;
     – масштабируемость по количеству функциональных уст-
ройств (возможность увеличения числа функциональных уст-
ройств в последующих моделях микропроцессора);
     – явное задание параллелизма в машинном коде;
     – предикатное исполнение инструкций;
     – упреждающая загрузка данных по предположению.
     В табл. 5.1 приведены основные отличия архитектуры про-
цессора IA-64 от архитектуры процессора х86.

                                                     Таблица 5.1
              X86                              IA-64
Использование сложных            Использование простых
инструкций переменной длины,     инструкций, сгруппированных
обрабатываемых по одной          по три, одинаковой длины

                               142

Страницы