Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 143 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

143
Переупорядочивание
и оптимизация инструкций
во время выполнения
Переупорядочивание
и оптимизация инструкций
во время компиляции
Реализация механизма
предсказания переходов
Исполнение нескольких
последовательностей команд
одновременно без предсказания
переходов
Загрузка данных из памяти
по мере необходимости
Загрузка данных до того,
как они потребуются
В микропроцессоре Itanium последовательность команд и
план загрузки исполнительных устройств формируются на этапе
компиляции. В ходе выполнения программы последователь-
ность команд не изменяется. В микропроцессоре используются:
динамическое предсказание переходов, спекулятивное (по пред-
положению) исполнение команд, аппаратная поддержка конвей-
ерного выполнения циклов, отложенные операции обращения к
памяти, предварительная загрузка данных в кэш.
Структура микропроцессора Itanium содержит (рис. 5.4):
– четыре целочисленных устройства;
– четыре устройства обработки мультимедийных данных;
– по два устройства вычислений в формате с плавающей
точкой одинарной и расширенной точности;
– два устройства загрузки/сохранения;
– три устройства выполнения переходов. 
Переупорядочивание            Переупорядочивание
и оптимизация инструкций      и оптимизация инструкций
во время выполнения           во время компиляции
Реализация механизма          Исполнение нескольких
предсказания переходов        последовательностей команд
                              одновременно без предсказания
                              переходов
Загрузка данных из памяти     Загрузка данных до того,
по мере необходимости         как они потребуются

     В микропроцессоре Itanium последовательность команд и
план загрузки исполнительных устройств формируются на этапе
компиляции. В ходе выполнения программы последователь-
ность команд не изменяется. В микропроцессоре используются:
динамическое предсказание переходов, спекулятивное (по пред-
положению) исполнение команд, аппаратная поддержка конвей-
ерного выполнения циклов, отложенные операции обращения к
памяти, предварительная загрузка данных в кэш.
     Структура микропроцессора Itanium содержит (рис. 5.4):
     – четыре целочисленных устройства;
     – четыре устройства обработки мультимедийных данных;
     – по два устройства вычислений в формате с плавающей
точкой одинарной и расширенной точности;
     – два устройства загрузки/сохранения;
     – три устройства выполнения переходов.




                            143

Страницы