Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 144 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

144
Рис. 5.4. Структура микропроцессора Itanium
Все функциональные устройства микропроцессора конвей-
еризированы. Команда выполняется за 10 тактов, причем одно-
временно в микропроцессоре может выполняться до шести ко-
манд. Для повышения эффективности функционирования ис-
полнительных блоков микропроцессора результаты выполнения
команды передаются непосредственно на вход другой команды,
минуя запись в регистры. Для этой цели используется память
временного хранения результатов.
Процессор может напрямую адресовать до 18 Гб оператив-
ной памяти. Itanium использует трехуровневую кэш-память:
– первый уровень — внутренняя раздельная кэш-память
команд и данных, по 16 Кб каждая;
– второй уровень — внутренняя общая кэш-память команд
и данных – 96 Кб;
– третий уровень — внешняя (в картридже) общая кэш-
память команд и данных – до 4 Мб.
Команды микропроцессора группируются компилятором в
«связку» длиной 128 бит. Связка содержит три команды и шаб-
лон, указывающий, какие команды в текущей и следующей связ-
ке могут выполняться одновременно Команды в связках могут
размещаться в порядке, отличном от исходного, заданного в тек-
            Рис. 5.4. Структура микропроцессора Itanium

     Все функциональные устройства микропроцессора конвей-
еризированы. Команда выполняется за 10 тактов, причем одно-
временно в микропроцессоре может выполняться до шести ко-
манд. Для повышения эффективности функционирования ис-
полнительных блоков микропроцессора результаты выполнения
команды передаются непосредственно на вход другой команды,
минуя запись в регистры. Для этой цели используется память
временного хранения результатов.
     Процессор может напрямую адресовать до 18 Гб оператив-
ной памяти. Itanium использует трехуровневую кэш-память:
     – первый уровень — внутренняя раздельная кэш-память
команд и данных, по 16 Кб каждая;
     – второй уровень — внутренняя общая кэш-память команд
и данных – 96 Кб;
     – третий уровень — внешняя (в картридже) общая кэш-
память команд и данных – до 4 Мб.
     Команды микропроцессора группируются компилятором в
«связку» длиной 128 бит. Связка содержит три команды и шаб-
лон, указывающий, какие команды в текущей и следующей связ-
ке могут выполняться одновременно Команды в связках могут
размещаться в порядке, отличном от исходного, заданного в тек-

                               144

Страницы