Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 56 стр.

ются холостые такты Т1, во время которых устройство шинного
интерфейса остается пассивным. В течение такта Т1 на линиях
S6–S3 микропроцессор сохраняет сигналы состояния от преды-
дущего цикла шины. Если в предыдущем цикле производилась
запись, МП сохраняет на линиях AD записываемые данные до
следующего цикла шины. Если производилось чтение, МП не
управляет линиями до начала следующего цикла шины. Число
холостых тактов зависит от длительности выполняемой команды
и может быть достаточно большим. Так, для команды умноже-
ния байтов, содержащихся в общих регистрах, число тактов Т1
составляет 52–69.




                                 а)




                                 б)
            Рис. 2.9. Временные диаграммы сигнала RDY
   в «нормально готовой» (а) и «нормально неготовой» (б) системах

     В минимальном режиме функционирование микропро-
цессора иллюстрируется временными диаграммами, приведен-
ными на рис. 2.10. Цикл начинается с формирования в такте Т1
сигнала M/IO, определяющего тип устройства (ЗУ или ВУ), к
                                56