Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 57 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

57
которому производится обращение для пересылки данных. Дли-
тельность сигнала M/IO равна длительности цикла шины, и он
используется для селекции адреса устройства. В такте Т1 и в на-
чале такта Т2 микропроцессор выставляет адрес ЗУ на линии
А19–А16 и AD15–AD0 либо адрес ВУ на линии AD15–AD0, а
также вырабатывает сигнал ВНЕ, который вместе с А0 опреде-
ляет передачу слова или одного из байтов. Одновременно с этим
МП выдает строб адреса ALE, по спаду которого адрес фикси-
руется во внешних регистрах-защелках. На выходах этих реги-
стров адрес сохраняется в течение всего цикла шины (до записи
нового значения). 
которому производится обращение для пересылки данных. Дли-
тельность сигнала M/IO равна длительности цикла шины, и он
используется для селекции адреса устройства. В такте Т1 и в на-
чале такта Т2 микропроцессор выставляет адрес ЗУ на линии
А19–А16 и AD15–AD0 либо адрес ВУ на линии AD15–AD0, а
также вырабатывает сигнал ВНЕ, который вместе с А0 опреде-
ляет передачу слова или одного из байтов. Одновременно с этим
МП выдает строб адреса ALE, по спаду которого адрес фикси-
руется во внешних регистрах-защелках. На выходах этих реги-
стров адрес сохраняется в течение всего цикла шины (до записи
нового значения).




                              57

Страницы