Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 59 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

59
ройства. В тактах Т2–Т4 вырабатывается сигнал чтения RD = 0,
который указывает этому устройству на необходимость выдачи
данных. Для управления буферами данных
;
которые обычно
подключаются к линиям AD15–AD0, в тактах Т2–Т4 формиру-
ется сигнал DE, разрешающий передачу данных. Направление
передачи данных при чтении определяет сигнал DT/R = 0, дей-
ствующий в течение всего цикла. После выполнения чтения и
установления сигнала RD = 1 микропроцессор заканчивает такт
Т4 следующим образом: линии AD15–AD0 находятся в высоко-
омном состоянии, сигналы M/IO, DE, DT/R, S7–S3 неактивны,
буферы данных отключены от канала.
В цикле записи в такте Т2 адрес на линиях AD15–AD0 за-
меняется данными, предназначенными для записи в адресуемое
устройство. Данные остаются действительными до середины
такта Т4 и сопровождаются сигналом WR = 0, который исполь-
зуется в качестве строба для записи данных в устройство. Сиг-
нал DE = 0 появляется уже в такте Т1 и используется для подго-
товки буферов к передаче данных. Сигнал DT/R = 1, переклю-
чающий буферы на передачу данных в направлении к МП,
удерживается на протяжении всего цикла записи. После уста-
новления WR = 1 такт Т4 заканчивается так же, как и при вы-
полнении цикла чтения.
Таким образом, циклы чтения и записи различаются не
только активными значениями сигналов RD или WR и состоя-
нием сигнала DT/R, но и тем, что в цикле записи сигналы DE и
WR становятся активными раньше и имеют большую длитель-
ность, чем в цикле чтения. Соответственно данные при записи
присутствуют на шине в течение большего промежутка времени,
чем при чтении.
В максимальном режиме работа шины адреса/данных
микропроцессора эквивалентна работе в минимальном режиме.
Как уже отмечалось, в максимальном режиме изменяется значе-
ние восьми управляющих сигналов, в частности МП вырабаты-
вает сигналы состояния S2-S0, на основе которых системный
контроллер формирует необходимые системные управляющие 
ройства. В тактах Т2–Т4 вырабатывается сигнал чтения RD = 0,
который указывает этому устройству на необходимость выдачи
данных. Для управления буферами данных; которые обычно
подключаются к линиям AD15–AD0, в тактах Т2–Т4 формиру-
ется сигнал DE, разрешающий передачу данных. Направление
передачи данных при чтении определяет сигнал DT/R = 0, дей-
ствующий в течение всего цикла. После выполнения чтения и
установления сигнала RD = 1 микропроцессор заканчивает такт
Т4 следующим образом: линии AD15–AD0 находятся в высоко-
омном состоянии, сигналы M/IO, DE, DT/R, S7–S3 неактивны,
буферы данных отключены от канала.
     В цикле записи в такте Т2 адрес на линиях AD15–AD0 за-
меняется данными, предназначенными для записи в адресуемое
устройство. Данные остаются действительными до середины
такта Т4 и сопровождаются сигналом WR = 0, который исполь-
зуется в качестве строба для записи данных в устройство. Сиг-
нал DE = 0 появляется уже в такте Т1 и используется для подго-
товки буферов к передаче данных. Сигнал DT/R = 1, переклю-
чающий буферы на передачу данных в направлении к МП,
удерживается на протяжении всего цикла записи. После уста-
новления WR = 1 такт Т4 заканчивается так же, как и при вы-
полнении цикла чтения.
     Таким образом, циклы чтения и записи различаются не
только активными значениями сигналов RD или WR и состоя-
нием сигнала DT/R, но и тем, что в цикле записи сигналы DE и
WR становятся активными раньше и имеют большую длитель-
ность, чем в цикле чтения. Соответственно данные при записи
присутствуют на шине в течение большего промежутка времени,
чем при чтении.
     В максимальном режиме работа шины адреса/данных
микропроцессора эквивалентна работе в минимальном режиме.
Как уже отмечалось, в максимальном режиме изменяется значе-
ние восьми управляющих сигналов, в частности МП вырабаты-
вает сигналы состояния S2-S0, на основе которых системный
контроллер формирует необходимые системные управляющие


                             59

Страницы