Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 61 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

61
В такте Т2 начинается формирование сигнала разрешения дан-
ных DE, который, в отличие от минимального режима, имеет ак-
тивный высокий уровень, а также соответствующих сигналов
для управления операциями чтения из памяти или внешних уст-
ройств. Для цикла записи в такте Т3 начинается выработка сиг-
налов записи в ОЗУ или ВУ. В такте Т4 цикл шины заканчива-
ется: линии AD15–AD0 переводятся в третье состояние, уста-
навливаются сигналы S2 = S1 = S0 = 1, и прекращается активное
состояние управляющих сигналов.
2.8. Проектирование однопроцессорной
системы на базе Intel 8086
В однопроцессорных ЭВМ и микроконтроллерах МП 8086
обычно работает в минимальном режиме (MN/MX = 1). Стан-
дартным способом к МП подключается генератор тактовых им-
пульсов (системный генератор). К его входу RES подсоединяет-
ся RC-цепочка, которая формирует сигнал сброса автоматически
при включении питания либо с помощью кнопки.
Для проектирования микропроцессорной системы необхо-
димо решить три задачи:
– построение центрального процессора (ЦП);
– подключение памяти;
– подключение внешних устройств.
Рассмотрим их последовательно.
Построение блока центрального процессора. При разра-
ботке структуры блока ЦП (рис. 2.12) возникают три задачи:
– разделения (демультиплексирования) шины адреса/
данных (ШАД);
– буферирования шины адреса (ША) и шины данных
(ШД);
– формирования системных управляющих сигналов для
блоков памяти и внешних устройств.
Первая задача решается с помощью тристабильных реги-
стровых схем, выполняющих функции адресной защелки. Так
как сигнал ВНЕ формируется в том же интервале времени, что и
адресные сигналы, то его также необходимо зафиксировать в 
В такте Т2 начинается формирование сигнала разрешения дан-
ных DE, который, в отличие от минимального режима, имеет ак-
тивный высокий уровень, а также соответствующих сигналов
для управления операциями чтения из памяти или внешних уст-
ройств. Для цикла записи в такте Т3 начинается выработка сиг-
налов записи в ОЗУ или ВУ. В такте Т4 цикл шины заканчива-
ется: линии AD15–AD0 переводятся в третье состояние, уста-
навливаются сигналы S2 = S1 = S0 = 1, и прекращается активное
состояние управляющих сигналов.

   2.8. Проектирование однопроцессорной
          системы на базе Intel 8086
     В однопроцессорных ЭВМ и микроконтроллерах МП 8086
обычно работает в минимальном режиме (MN/MX = 1). Стан-
дартным способом к МП подключается генератор тактовых им-
пульсов (системный генератор). К его входу RES подсоединяет-
ся RC-цепочка, которая формирует сигнал сброса автоматически
при включении питания либо с помощью кнопки.
     Для проектирования микропроцессорной системы необхо-
димо решить три задачи:
     – построение центрального процессора (ЦП);
     – подключение памяти;
     – подключение внешних устройств.
     Рассмотрим их последовательно.
     Построение блока центрального процессора. При разра-
ботке структуры блока ЦП (рис. 2.12) возникают три задачи:
     – разделения (демультиплексирования) шины адреса/
данных (ШАД);
     – буферирования шины адреса (ША) и шины данных
(ШД);
     – формирования системных управляющих сигналов для
блоков памяти и внешних устройств.
     Первая задача решается с помощью тристабильных реги-
стровых схем, выполняющих функции адресной защелки. Так
как сигнал ВНЕ формируется в том же интервале времени, что и
адресные сигналы, то его также необходимо зафиксировать в

                             61

Страницы