Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 63 стр.

     Используемые усилители и формирователи должны обес-
печивать три выходных состояния, чтобы можно было органи-
зовать прямой доступ к памяти (ПДП). В этом случае после пе-
ревода МП в состояние захвата усилители переходят в третье
состояние по сигналу РМ (BUSEN), поступающему от контрол-
лера ПДП. Если захват шин и обмен данными по каналу ПДП не
предусмотрен, то необходимость в таком переключении отпада-
ет.
     Подключение блоков памяти. При подключении ЗУ
к шинам микропроцессорной системы необходимо обеспечивать
передачу как двухбайтовых слов, так и отдельных байтов.
     С этой целью память выполняется в виде двух банков (рис.
2.13): младшего, подключаемого к линиям данных D7–D0 и со-
держащего байты с четными адресами (А0 = 0), и старшего, со-
единенного с D15–D8 и содержащего байты с нечетными адре-
сами (А0 = 1). Чтобы каждое слово передавалось за один цикл
шины, слова располагают только с четных адресов. Напомним,
что адресная линия А0 совместно с линией разрешения старше-
го банка ВНЕ обеспечивает следующие варианты пересылок по
шине данных:
     А0 = 0, ВHЕ = 0 – пересылается слово;
     А0 = 0, ВНЕ = 1 – пересылается только младший байт;
     А0 = 1, ВHЕ = 0 – пересылается только старший байт;
     А0 = 1, ВHE = 1 – устройство не выбрано.
     Выработка сигнала ВHЕ и указанный порядок пересылок
реализуются микропроцессором автоматически.
     При чтении из ЗУ в любом случае на шину данных будет
подаваться слово, из которого МП при необходимости выберет
требуемый байт и поместит его в регистр, указанный в выпол-
няемой команде. Поэтому сигналы ВНЕ и А0 на постоянное ЗУ
(ПЗУ, на рис. 2.13 – память программ) не подаются. При записи
в ЗУ (на рис. 2.13 – память данных) необходимо различать стар-
ший и младший байты, иначе может происходить разрушение
информации, хранящейся в соседнем байте. Для этого сигналы
BHE и А0 подаются на входы CSH и CSL выбора старшего и
младшего банков ОЗУ.

                             63