Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 62 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

62
защелке. Поэтому на рис. 2.12 показана схема 21-разрядного ре-
гистра адреса.
Рис. 2.12. Пример построения центрального процессора
на базе МП Intel 8086
Вторая задача решается с помощью двунаправленных
шинных формирователей с тремя устойчивыми состояниями,
которые усиливают сигналы системной шины данных.
Третья задача может быть решена с помощью комбинаци-
онных логических схем, которые формируют требуемые управ-
ляющие сигналы на основе сигналов RD, WR и M/IO, вырабаты-
ваемых МП. Если в системе используется адресное пространст-
во ввода-вывода, изолированное от пространства памяти, то це-
лесообразно сформировать сигналы, аналогичные сигналам на
выходах системного контроллера. Если же в микропроцессорной
системе ввод-вывод организован с отображением на память, то
сигнал M/IO не используется, и на ЗУ и ВУ подаются сигналы
RD и WR после усиления. 
защелке. Поэтому на рис. 2.12 показана схема 21-разрядного ре-
гистра адреса.




       Рис. 2.12. Пример построения центрального процессора
                       на базе МП Intel 8086

     Вторая задача решается с помощью двунаправленных
шинных формирователей с тремя устойчивыми состояниями,
которые усиливают сигналы системной шины данных.
     Третья задача может быть решена с помощью комбинаци-
онных логических схем, которые формируют требуемые управ-
ляющие сигналы на основе сигналов RD, WR и M/IO, вырабаты-
ваемых МП. Если в системе используется адресное пространст-
во ввода-вывода, изолированное от пространства памяти, то це-
лесообразно сформировать сигналы, аналогичные сигналам на
выходах системного контроллера. Если же в микропроцессорной
системе ввод-вывод организован с отображением на память, то
сигнал M/IO не используется, и на ЗУ и ВУ подаются сигналы
RD и WR после усиления.
                               62

Страницы