Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 58 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

58
Рис. 2.10. Временные диаграммы работы Intel 8086
в минимальном режиме
В такте Т2 происходит переключение шин: на линии
А19/S6– А16/S3 поступают сигналы состояния S6–S3, которые
сохраняются до конца такта Т4. В дальнейшем значения этих
сигналов зависят от вида выполняемого действия (чтение или
запись).
В цикле чтения в такте Т2 линии AD15-AD0 переводятся в
третье состояние до появления данных от адресованного уст-
         Рис. 2.10. Временные диаграммы работы Intel 8086
                       в минимальном режиме
     В такте Т2 происходит переключение шин: на линии
А19/S6– А16/S3 поступают сигналы состояния S6–S3, которые
сохраняются до конца такта Т4. В дальнейшем значения этих
сигналов зависят от вида выполняемого действия (чтение или
запись).
     В цикле чтения в такте Т2 линии AD15-AD0 переводятся в
третье состояние до появления данных от адресованного уст-
                               58

Страницы