Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 157 стр.

       Одним из основных факторов увеличения тактовой частоты является
совершенствование технологии изготовления. Здесь, несмотря на прогресс в технологии
(прежде всего за счет уменьшения размеров элементов), приходится учитывать конечность
скорости распространения сигнала (задержки, связанные с его распространением), которая
накладывает определенные ограничения на рост тактовой частоты. Другим фактором
увеличения тактовой частоты является использование гиперконвейера, как основного
элемента микроархитектуры NetBurst.
       Гиперконвейерный подход основан на уменьшение показателя, равного
произведению числа стадий конвейера на время такта. Увеличение числа стадий конвейера
приводит к тому, что каждая из них становится более простой и может быть выполнена за
более короткое время такта.
       Недостатком гиперконвейерного подхода является, как было рассмотрено ранее,
проблема заполнения конвейера (перезагрузки при неверном предсказании перехода и
наличие взаимозависимостей между командами).
       Усовершенствования микроархитектуры NetBurst по сравнению с процессором P6
являются не столь кардинальными, как это было при переходе от Pentium к P6. Основные
архитектурные идеи процессора P6, связанные с декодированием x86 – команд во
внутренние RISC- подобные микрооперации, их постановкой в очередь и внеочередным
опережающим (спекулятивным) выполнением с последующим упорядочиванием
завершившихся микроопераций, сохранились и в NetBurst.
       Основные отличительные особенности архитектуры NetBurst следующие:
       1) гиперконвейерная технология;
       2) кэш трассировки исполнения (TC - Execution Trace Cache);
       3) 400-мегагерцовая системная шина;
       4) механизм ускоренного выполнения (целочисленных АЛУ);
       5) расширенное динамическое выполнение (одновременно до 126 команд);
       6) потоковые расширения SSE2 (Streaming SIMD Extensions2);
       7) усовершенствования функционального исполнительного устройства с плавающей
запятой (мультимедийной обработки);
       8) усовершенствованная кэш-память.

                                6.5.1. Организация Pentium 4

      Основные элементы микроархитектуры Pentium 4 представлены на рис. 6.18.
      В общем случае логическая схема Pentium 4 соответствует структуре процессоров P6.
В нем можно выделить следующие логические блоки:
      - устройство выборки/декодирования, называемое фронтальной частью Pentium 4;
      - устройство планирования/выполнения, образующее исполнительное ядро
процессора;
      - устройство отката, соответствующее завершающей части процессора.
      Фронтальная часть является упорядоченным устройством процессора Pentium 4 и
состоит из следующих блоков: кэш-памяти первого и второго уровней (L1,L2); кэша
трассировки ТС; ПЗУ микроопераций (постоянное запоминающее устройство - ROM);
устройства предсказания переходов совместно с буфером адресов переходов (ВТВ) и
декодера команд.
      Фронтальная часть процессора обеспечивает предварительную выборку (Prefetch),
декодирование команд (Instruction Decode), кэширование микроопераций в ТС и
предсказание переходов.
      Исполнительное ядро является неупорядоченной частью процессора и представляет
собой базовый конвейер, который отвечает за выполнение микроопераций с элементами
механизмов внеочередного и спекулятивного их исполнения. Он состоит из блока