Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 159 стр.

микроопераций, определяет зависимость между микрооперациями с последующим их
разрешением и распределяет исполнительные устройства для выполнения микроопераций.
Планировщик состоит из двух частей в зависимости от типа обрабатываемых данных:
целочисленного планировщика и планировщика с плавающей запятой.
       Целочисленный планировщик обрабатывает четыре потока данных поступающих из
очереди микроопераций (рис. 6.18) среди них: один поток «медленных» целочисленных
операций блока А (сложные, число микроопераций для одной инструкции превышает
четырех); два потока «быстрых» целочисленных операций блока В (число микроопераций
меньше 4 – это характерно для простых инструкций подчиняющих правилу сдваивания) и
поток операций с памятью блока С для целочисленных данных.
       Планировщик с плавающей запятой работает с двумя потоками данных: операциями с
плавающей запятой и операциями с памятью для данных с плавающей запятой.
Планировщик содержит четыре выходных порта, с помощью которых происходит
взаимодействие с функциональными исполнительными устройствами.
       Основу базового конвейера составляют функциональные исполнительные устройства
конвейерного типа, количество которых равно семи. Устройства АЛУ1, АЛУ2 являются
высокоскоростными и используются для обработки простых целочисленных инструкций,
которые подключаются к портам 0 и 1 соответственно.
       Устройства выполнения АЛУ1, АЛУ2 процессора Pentium 4 разрабатывались для
оптимизации выполнения простых операций. Процессор Pentium 4 может выполнять
простые, часто встречающиеся целочисленные операции АЛУ, на двойной тактовой частоте
процессора. Устройства, позволяющие осуществлять такие вычисления, называются
высокоскоростными АЛУ (Fast ALU). Процессор выполняет операции АЛУ на двойной
частоте процессора за три быстрых цикла (быстрый цикл равен двойной частоте цикла
процессора). Выполнение операций на двойной частоте процессора позволяет увеличить
скорость выполнения для большинства программ почти в 2 раза.
       Сложные целочисленные операции поступают на отдельный аппаратный узел,
называемый медленное целочисленное АЛУ0 (Slow Integer ALU). Устройство АЛУ0
предназначено для обработки сложных целочисленных инструкций и подключается к порту
1. К сложным операциям относится большинство целочисленных сдвиговых операций, такие
инструкции как shift и rotate. Эти операции выполняются за четыре такта процессора.
Целочисленное умножение и деление также имеет большое время выполнения. Типичное
умножение и деление выполняются за 14 и 60 тактов соответственно.
       Для операций с памятью Pentium 4 располагает двумя исполнительными
устройствами AGU1 и AGU2 (Address Generation Unit), которые подключаются к портам 2 и3
соответственно. Блок генерации адреса AGU1 служит для загрузки операндов из памяти, а
блок AGU2 – для записи операндов в память.
       Для обработки инструкций с плавающей запятой имеются два независимых конвейера
FP1 и FP2. Устройство FP1 предназначено для обработки простых инструкций с плавающей
точкой (FXCH, SSE Move, Store и др.) и подключено к порту 0. Для обработки сложных
инструкций (сложение/умножение/деление, инструкции MMX и т.п.) служит устройство FP2,
которое связано с портом 1. Кроме того, устройство FP2 дополнено специальными
аппаратными средствами для реализации мультимедийного расширения SSE2.
       Инструкции, включенные в SSE2 – расширение, позволяют ускорить работу таких
приложений, как трехмерная графика, распознавание речи, обработка изображений и другие
мультимедийные программы. В SSE2 включены 144 новых инструкций (дополнительно к 70
инструкциям SSE-расширения), которые работают с операндами, расположенными в памяти
или XMM – регистрах.
       Инструкции SSE позволяли оперировать с восемью 128-битными регистрами
XMM0..XMM7, в которых хранились по четыре вещественных числа одинарной точности.
При этом все SSE операции проводились одновременно над четверками чисел, в результате
чего специально оптимизированные программы, в которых производилось большое