Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 158 стр.

UptoLike

ВУЗ: 

ВСГУТУ | Улан-Удэ

Составители: 

Рубрика: 

распределения и переименования регистров, очереди микроопераций, планировщика,
исполнительных устройств и файла регистров.
Блок распределения регистров в зависимости от типа микроопераций служит для
выделения необходимых регистров для загрузки или записи в память. В Pentium 4 имеются
48 буферов для команд загрузки (L) и 24 буфера для команд записи (ST).
Блок переименования регистров служит для преобразования ссылок логических
регистров процессора типа EAX в ссылки на физические регистры, количество которых в
Pentium 4 равно 128. Работа с большим числом физических регистров позволяет снять
взаимозависимости между микрооперациями типа WAW и WAR. Процессор Pentium 4
позволяет разрешать и зависимость типа RAW, используя метод одновременного
использования данных (data forwarding). В этом случае, данные, которые команда ST
записывает в память, обнаруживаются и направляются в команду L напрямую.
Очередь микроопераций Pentium 4 разбивается на две части: очереди операций с
памятью и очереди целочисленных операций и операций с плавающей запятой.
Существует
2 типа очередей микроопераций – один для операций с памятью (загрузка и хранение) и
один для остальных операций. Каждые из этих двух типов очередей хранят микрооперации в
структуре FIFO (First-In, First-Out). Микрооперации из каждой очереди могут быть
прочитаны неупорядочено. Это позволяет планировщикам производить динамическое
планирование (переупорядочивание) микроопераций.
Устройство планирования или планировщик служит для управления работой
функциональных исполнительных устройств. Планировщик осуществляет прием потока
D - кэш L1 и D - TLB
АЛУ0
FP1
(ST, пересылка)
Файл целочисленных
регистров
Очередь целочисленных операций
и операций с плавающей
запятой
Очередь операций с памятью
Переименование
и распределение
ВТВ ТС
ROM микроопераций
Декодер команд
кэш L2 I - TLB Динамическое предсказание переходов
2xAЛУ1
2xAЛУ2
2xAGU1
2xAGU2
Файл регистров
с плавающей запятой
A B B C
Целочисленный планировщик
Планировщик с плавающей запятой
Общие
FP - операции
FP - операции
с памятью
Системная шина
FP2
(x,+,MMX, SSE)
Рис. 6.18. Основные элементы архитектуры Pentium 4
распределения и переименования регистров, очереди микроопераций, планировщика,
исполнительных устройств и файла регистров.
                          D - кэш L1 и D - TLB




                                    2xAGU2
                           2xAGU1
         2xAЛУ1
         2xAЛУ2
          АЛУ0

                                                     FP1                 FP2
                                              (ST, пересылка)      (x,+,MMX, SSE)




          Файл целочисленных                             Файл регистров
              регистров                               с плавающей запятой


   Целочисленный планировщик                      Планировщик с плавающей запятой

                                                       Общие       FP - операции
      A     B        B      C                      FP - операции    с памятью




  Очередь целочисленных операций
      и операций с плавающей                      Очередь операций с памятью
              запятой


                              Переименование
                              и распределение


          ВТВ                                ТС            ROM микроопераций



                               Декодер команд




кэш L2          I - TLB       Динамическое предсказание переходов


     Системная шина


  Рис. 6.18.
       Блок Основные  элементы
             распределения     архитектуры
                           регистров        Pentium 4 от типа микроопераций служит для
                                      в зависимости
выделения необходимых регистров для загрузки или записи в память. В Pentium 4 имеются
48 буферов для команд загрузки (L) и 24 буфера для команд записи (ST).
       Блок переименования регистров служит для преобразования ссылок логических
регистров процессора типа EAX в ссылки на физические регистры, количество которых в
Pentium 4 равно 128. Работа с большим числом физических регистров позволяет снять
взаимозависимости между микрооперациями типа WAW и WAR. Процессор Pentium 4
позволяет разрешать и зависимость типа RAW, используя метод одновременного
использования данных (data forwarding). В этом случае, данные, которые команда ST
записывает в память, обнаруживаются и направляются в команду L напрямую.
       Очередь микроопераций Pentium 4 разбивается на две части: очереди операций с
памятью и очереди целочисленных операций и операций с плавающей запятой. Существует
2 типа очередей микроопераций – один для операций с памятью (загрузка и хранение) и
один для остальных операций. Каждые из этих двух типов очередей хранят микрооперации в
структуре FIFO (First-In, First-Out). Микрооперации из каждой очереди могут быть
прочитаны неупорядочено. Это позволяет планировщикам производить динамическое
планирование (переупорядочивание) микроопераций.
       Устройство планирования или планировщик служит для управления работой
функциональных исполнительных устройств. Планировщик осуществляет прием потока

Страницы