Интерфейсы АСОИУ. Курс лекций. Писарев А.П. - 62 стр.

   Рис. 2. Циклы обращения к памяти PCI и AGP


       Сдвоенные передачи данных обеспечивают при частоте тактирования шины в 66
 МГц пропускную способность до 532 Мбайт/с, что для 32-битной шины (4 байта)
 несколько неожиданно: 66,6х4=266. В AGP кроме "классического" режима, называемого
 теперь "x1", в котором за один такт синхронизации передается один 4-байтный блок
 данных, имеется возможность работы в режиме "х2", когда блоки данных передаются
 как по фронту, так и по спаду сигнала синхронизации (как и в шине АТА Ultra DMA или
 DDR     RAM). Управление передачей в таком режиме названо SideBand Control
 (сокращенно - приставка SB к имени сигнала). Заказать режим х2 может только
 графическая карта, если, конечно, она его поддерживает. Для тактовой частоты 133
 МГц (режим "х4") пропускная способность соответственно удваивается.
       Демультиплексирование (разделение) шины адреса и данных сделано несколько
 необычным образом. В идеале демультиплексирование подразумевает наличие двух
 полноразрядных шин - адреса и данных. Однако реализация такого варианта была бы
 слишком    дорогой.   Поэтому   шину   адреса   в   демультиплексированием   режиме
 представляют 8 линий SBA (SideBand Address), по которым за три такта синхронизации
 передаются четыре байта адреса, длина запроса (1 байт) и команда (1 байт). За каждый
 такт передаются по два байта - один по фронту, другой по спаду тактового сигнала.
 Поддержка демультиплексированной адресации не является обязательной для карты с
 портом AGP, но хост-контроллер, естественно, должен ее поддерживать. Альтернативой
 такому способу подачи адреса является обычный - по мультиплексированной шине АD.
       Таким образом, AGP может реализовать всю пропускную способность 64-битной
основной памяти компьютера на процессоре Pentium и старше. При этом возможны
конкурирующие обращения к памяти как со стороны процессора, так и со стороны мостов
шин PCI.     Порт AGP может работать как в своем "естественном" режиме с
конвейеризацией   и сдвоенными     передачами,   так и в режиме      шины     PCI.   В
конвейеризированном режиме, в котором начало цикла отмечается сигналом РIРЕ#,
возможны только обращения к памяти. В режиме PCI циклы начинаются с сигнала
FRAME# и обращения возможны как к пространству памяти, так и пространству
ввода/вывода и конфигурационному пространству. Кроме собственно AGP, в него