Системное программное обеспечение. Особенности программирования 32-разрядных процессоров. Рощин А.В. - 142 стр.

из триггеров BS ячеек, или фиксировать в триггерах выходные сигналы
тестируемого устройства в требуемый момент времени.
     (В случае двунаправленных шин BS ячейка должна предварительно
настраиваться на ввод или вывод, для чего для каждой такой шины
имеется по дополнительной ячейке. На рисунке 4.46 такая ячейка
обозначена как B/S’.)
     Ячейки BS объединены в регистр BSR, обведенный на рисунке 4.46
пунктиром.
     Кроме регистра BSR в схеме имеются регистры:
      − DID – регистр идентификации устройства (Device Identification
        Register), имеющий 32-битную разрядность и содержащий в себе
        код производителя и номер версии, по которым контроллер может
        определить тип устройства,
      − BPR – регистр транзита (Bypass Register), имеющий всего один
        бит и использующийся для транзитной передачи входных данных
        TDI через устройство, если оно не должно получать эти данные
        при объединении нескольких устройств в цепочку,
      − IR – регистр команд (Instruction Register) – четырехразрядный
        регистр, использующийся для получения и хранения команд для
        контроллера, определяющих выполняемый тест.
     Все эти регистры представляют собой независимые сдвигающие
регистры, соединенные параллельно. На их входы поступают сигналы TDI,
а с выходов – снимаются сигналы TDO. По каждому синхросигналу TCK
данные сдвигаются на один бит (при соответствующем разрешающем
сигнале контроллера). Данные на вход регистра DID не поступают.
     Управляет работой регистров контроллер, представляющий собой
синхронный конечный автомат, изменяющий свое состояние по сигналу
TCK. Граф переходов этого автомата можно найти в [3] или в [5].Основные
исполняемые им команды:


                                     142