ВУЗ:
Составители:
143
− EXTEST – предназначенная для проверки внешних соединений
тестируемого устройства,
− SAMPLE – позволяющая зафиксировать состояния всех внешних
сигналов или загрузить данные в ячейки регистра BSR,
− IDCODE – подключает к интерфейсу регистр DID для считывания
содержимого регистра идентификации,
− BYPASS – предназначенная для подключения однобитного
обходного регистра BPR и блокировки работы тестируемого
устройства
в режиме контроля,
− RUNBIST – запускающая встроенный тест процессора BIST (Build
In Self Test, отдельный тест процессора, не увязываемый жестко с
интерфейсом JTAG).
Контроллер TAP переводится в исходное состояние при включении
питания или при удержании высокого уровня сигнала TMS не менее пяти
тактов TCK.
Как уже отмечалось, при включенном тестовом режиме контроллер
может логически отсоединять входы
и выходы устройства от внешних
выводов, задавать входные воздействия и считывать результаты с выходов,
что и необходимо для тестирования как комбинационных, так и
последовательностных схем. Причем делается все это с помощью только
четырех названных выше сигналов.
Для интерфейса JТAG существует специальный язык описания
устройств BSDL (Boundary Scan Description Language). Состав и порядок
следования информационных и
управляющих ячеек в регистре BSR
специфичен для каждого устройства (для его определения и используется
код идентификации устройства из регистра DID).
В процессорах, начиная с Pentium, имеется также дополнительный
сигнал прерывания R/S#, по которому процессор переходит в зондовый
− EXTEST – предназначенная для проверки внешних соединений тестируемого устройства, − SAMPLE – позволяющая зафиксировать состояния всех внешних сигналов или загрузить данные в ячейки регистра BSR, − IDCODE – подключает к интерфейсу регистр DID для считывания содержимого регистра идентификации, − BYPASS – предназначенная для подключения однобитного обходного регистра BPR и блокировки работы тестируемого устройства в режиме контроля, − RUNBIST – запускающая встроенный тест процессора BIST (Build In Self Test, отдельный тест процессора, не увязываемый жестко с интерфейсом JTAG). Контроллер TAP переводится в исходное состояние при включении питания или при удержании высокого уровня сигнала TMS не менее пяти тактов TCK. Как уже отмечалось, при включенном тестовом режиме контроллер может логически отсоединять входы и выходы устройства от внешних выводов, задавать входные воздействия и считывать результаты с выходов, что и необходимо для тестирования как комбинационных, так и последовательностных схем. Причем делается все это с помощью только четырех названных выше сигналов. Для интерфейса JТAG существует специальный язык описания устройств BSDL (Boundary Scan Description Language). Состав и порядок следования информационных и управляющих ячеек в регистре BSR специфичен для каждого устройства (для его определения и используется код идентификации устройства из регистра DID). В процессорах, начиная с Pentium, имеется также дополнительный сигнал прерывания R/S#, по которому процессор переходит в зондовый 143
Страницы
- « первая
- ‹ предыдущая
- …
- 141
- 142
- 143
- 144
- 145
- …
- следующая ›
- последняя »