Разработка VHDL-описаний СБИС в подсистеме Renoir САПР FPGA Advantage. Рындин Е.А - 15 стр.

UptoLike

Составители:

Рубрика:

Рис. 11. Диалоговое окно Add Component с закладкой External IP

Необходимо указать путь к файлу VHDL-описания СФ-блока (*.vhd) в поле En-

tity source file и имя библиотеки в поле Compiled library (при этом остальные

поля будут заполнены автоматически) и нажать «ОК». В результате на поле ре-

дактора появляется контур УГО СФ-блока, который перемещается и фиксиру-

ется аналогично блоку и компоненту. Следует отметить, что в данном случае, в

отличие от компонента, файл УГО отсутствует;

Add/Embedded Block - добавление так называемого встроенного блока,

который не может быть самостоятельной единицей проекта, так как представ-

ляет собой описание лишь отдельных функций, входящих в архитектурное те-

ло. Иными словами, VHDL-код, соответствующий встроенному блоку не со-

держит ни модуля Entity, ни модуля Architecture. Поэтому, в отличие от блока,

содержимое встроенного блока может быть задано одним из четырех способов:

в виде блок-схемы алгоритма (Flow Chart), в виде конечного автомата (State

Diagram), в виде таблицы истинности (Truth Table) и в виде текстового VHDL-

описания (Text). После активизации данной команды при наведении курсора

«мыши» на поле редактора появляется контур УГО нового встроенного блока,

который перемещается и фиксируется аналогично блоку и компоненту;

Add/Frame - добавление рамки условного синтеза. Если в проекте пре-

дусмотрены параметры (Generic), отдельные объекты структурной схемы про-

екта могут охватываться этими рамками и компилироваться в соответствующие

топологические файлы и файлы для моделирования только при выполнении

определенных условий, которые задаются пользователем и отражаются в тек-

стовом виде над рамкой. На рис. 12 показан пример использования рамки ус-

ловного синтеза IF;