Основы арифметики цифровых процессоров. Вашкевич Н.П - 154 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

153
Условие 1. Это условие будет выполняться при N=11:
{2
11
/(11+1)=2048/12≈170}≥{2
7
=128}.
Таким образом, для семи информационных битов (М=7), требу-
ются четыре контрольных бита (С=4).
Условие 2. Определяем местоположение информационных и кон-
трольных битов в коде.
Положение
информационных
и контрольных
битов
М
7
М
6
М
5
С
4
М
4
М
3
М
2
С
3
М
1
С
2
С
1
Номер позиции
кода
11 10 9 8 7 6 5 4 3 2 1
Условие 3. Определяем логические выражения для вычисления
контрольных битов. Для этого построим таблицу.
Таблица 6.2
Вычисление контрольных битов для кода (11,4)
Позиция кода
Контрольные
биты
С
4
С
3
С
2
С
1
3
бит
М
1
)
0
0
1
1
5
бит
М
2
)
0
1
0
1
6
бит
М
3
)
0
1
1
0
7
бит
М
4
)
0
1
1
1
9
бит
(М
5
)
1
0
0
1
10
бит
М
6
)
1
0
1
0
11
бит
М
7
)
1
0
1
1
Суммируемые по модулю 2
биты
М5
М6
М7
М2
М3
М4
М1
М3
М4
М6
М7
М1
М2
М4
М5
М7
Таким образом, передатчик вычисляет значения контрольных раз-
рядов по следующим логическим выражениям:
С
1
=М
1
^М
2
^М
4
^М
5
^М
7
;
С
2
=М
1
^М
3
^М
4
^М
6
^М
7
; 
    Условие 1. Это условие будет выполняться при N=11:
   {211/(11+1)=2048/12≈170}≥{27=128}.
   Таким образом, для семи информационных битов (М=7), требу-
ются четыре контрольных бита (С=4).
   Условие 2. Определяем местоположение информационных и кон-
трольных битов в коде.
Положение
информационных
                  М7    М6     М5        С4    М4     М3      М2   С3   М1   С2      С1
и контрольных
битов
Номер позиции
                   11     10   9         8     7          6   5    4    3    2       1
кода

   Условие 3. Определяем логические выражения для вычисления
контрольных битов. Для этого построим таблицу.
                                                                         Таблица 6.2
                 Вычисление контрольных битов для кода (11,4)
                                                    Контрольные биты
       Позиция кода
                                    С4               С3            С2         С1
3 (бит М1)                          0                0             1             1
5 (бит М2)                          0                1             0             1
6 (бит М3)                          0                1             1             0
7 (бит М4)                          0                1             1             1
9 бит (М5)                          1                0             0             1
10 (бит М6)                         1                0             1             0
11 (бит М7)                         1                0             1             1
Суммируемые по модулю 2            М5               М2             М1         М1
биты                               М6               М3             М3         М2
                                   М7               М4             М4         М4
                                                                   М6         М5
                                                                   М7         М7
   Таким образом, передатчик вычисляет значения контрольных раз-
рядов по следующим логическим выражениям:
   С1=М1^М2^М4^М5^М7;
   С2=М1^М3^М4^М6^М7;

                                         153

Страницы