Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 98 стр.

каждом из СМО S2,…,Sm+1. Учитывая, что отказы начинаются с момента,
когда r=R, получим:
                                          m +1   (1 − ρ j ) ρ Rj
                                 P11 = ∑                     R +1
                                                                     .
                                          j =2    1− ρ j
      При обслуживании СМО S1 с относительными фиксированными
приоритетами время пребывания заявки, имеющий приоритет, в этой СМО
определится через время задержки ωf (в соответствии с выражением (2.24))
и время обслуживания обмена tB:
                                                 n
                                     ωo +        ∑ρ
                                             i = f +1
                                                        i   ⋅ω i
                             u1f =                n
                                                                    + tB ,
                                          1+ ∑ ρ i
                                                 i= f

     где f=1,2,…,n - классы приоритетов заявок, присвоенных
процессорам. Время пребывания заявки в сети U = α1u1 + α j ju j , где
α1=λ1/λ0 и αj=λj/λ0 - коэффициенты передачи сети, определяющие, сколько
раз заявка, поступившая в сеть, получает обслуживание в
соответствующем узле.
     Полученное время пребывания является временем обращения
микропроцессора к памяти. Если в каждой из СМО сети длина очереди
неограниченна, то это время составит
                                         α 1 ρ1     α jρj
                             t MG =               +        .
                                      λ 1(1 − ρ1 ) 1 − ρ j
      Аналогично можно получить выражения tMG для тех случаев, когда в
узлах сети используются другие дисциплины обслуживания.
      Если используется способ связи без буферизации сообщений, то
общей шиной и, следовательно, общей памятью будет монопольно владеть
только один вычислительный модуль, причём до тех пор, пока полностью
не завершится обмен между ВМ и модулем памяти. Модель системы в
этом случае преобразуется в одноузловую (рис.3.12). Время обращения к
общей памяти
                     ϕ1
                     ϕ2              λ0                                      ОП
                     ...


                           ...




                     ϕn

      Рис.3.12. Модель системы с общей памятью и шинным интерфейсом
                      без буферизации сообщений




                                          98