Многопроцессорные системы. Архитектура, топология, анализ производительности. Бикташев Р.А - 99 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

99
,
)1(
ρλ
ρ
−
=
o
MG
t где ;
1
∑
=
=
n
i
io
ϕλ
.
Bo
t
⋅
=
λ
ρ
3.3.2. Микроанализ конфликтов в системах с общей шиной и
распределённой памятью. Построим модель такой системы в
предположении, что она состоит из n процессоров, каждый из которых
имеет локальную память. Часть ЛП, доступная всем микропроцессорам
системы, определена как общая.
В процессе вычислительный модуль вначале запрашивает ОШ.
Получив доступ к шине, ВМ
-источник выставляет адреса, управляющие
сигналы и данные для их записи (считывания) в область общей памяти
ВМ-приёмника. Будем считать, что обращение к общей памяти
производится прямым доступом, т.е. ВМ-источник обладает приоритетом
по отношению ВМ-приёмнику.
Для передачи одного слова данных от одного вычислительного
модуля другому требуется один цикл
шины при межмодульной связи без
буферизации сообщений.При связи с буферизацией для записи требуется
один цикл шины, для чтения – два цикла. Средняя длительность цикла
шины в этом случае определяется выражением (3.27). Микропроцессоры,
потребовавшие доступа к занятой ОШ, переходят в режим ожидания.
Вначале рассмотрим модель системы, в которой используется
принцип связи по ОШ
без буферизации сообщений. На первой фазе
обслуживания (рис.3.13) она содержит модель ОШ (СМО S
1
), а на второй –
модель модуля памяти (СМО S
2
,…,S
n+1
). Число СМО, моделирующих
память, равно числу ВМ, т.к. вся память системы как локальная, так и
общая распределена по вычислительным модулям.
γ
ОШ
λ
0
S
1
...
...
ϕ
ϕ
ϕ
n
1
2
ОП
1
P
11
,
S
2
. . .
S
n+1
ОП
n
ψ
1
ψ
2
ψ
n+1
γ
1
n
Рис.3.13. Модель системы с распределённой памятью. 
                   ρ                       n
     t MG =                  , где λ o = ∑ ϕ i ; ρ = λ o ⋅ t B .
              λ o (1 − ρ )                i =1



      3.3.2. Микроанализ конфликтов в системах с общей шиной и
распределённой памятью.         Построим модель такой системы в
предположении, что она состоит из n процессоров, каждый из которых
имеет локальную память. Часть ЛП, доступная всем микропроцессорам
системы, определена как общая.
      В процессе вычислительный модуль вначале запрашивает ОШ.
Получив доступ к шине, ВМ-источник выставляет адреса, управляющие
сигналы и данные для их записи (считывания) в область общей памяти
ВМ-приёмника. Будем считать, что обращение к общей памяти
производится прямым доступом, т.е. ВМ-источник обладает приоритетом
по отношению ВМ-приёмнику.
      Для передачи одного слова данных от одного вычислительного
модуля другому требуется один цикл шины при межмодульной связи без
буферизации сообщений.При связи с буферизацией для записи требуется
один цикл шины, для чтения – два цикла. Средняя длительность цикла
шины в этом случае определяется выражением (3.27). Микропроцессоры,
потребовавшие доступа к занятой ОШ, переходят в режим ожидания.
      Вначале рассмотрим модель системы, в которой используется
принцип связи по ОШ без буферизации сообщений. На первой фазе
обслуживания (рис.3.13) она содержит модель ОШ (СМО S1), а на второй –
модель модуля памяти (СМО S2,…,Sn+1). Число СМО, моделирующих
память, равно числу ВМ, т.к. вся память системы как локальная, так и
общая распределена по вычислительным модулям.
                                                                                 S2

                                                                     γ1
                                                                                      ОП1
                                                                     ψ2
      ϕ1                                         S1
      ϕ2                 λ0
                                                                                      ...




                                                                ОШ
       ...


                 ...




      ϕn
                                                 P11,ψ 1                  ψn+1        Sn+1
                                                                                      ОПn
                                                                     γn

                 Рис.3.13. Модель системы с распределённой памятью.




                                                           99

Страницы