Проектирование цифровых устройств с помощью языка описания аппаратуры VHDL. Бобрешов А.М - 48 стр.

                                                48
сложности компонентов и процессов на нижнем уровне иерархии
позволяет сохранить контроль над синтезируемой схемой.
     Рассмотрим реализацию протокола последовательного асинхронного
передатчика. Логическая часть указанного протокола совместима с RS-232.
Таким образом, можно использовать передатчик для организации обмена
данными между стандартным компьютером и внешним устройством.

                                       пауза




                 стартовый                             стоповый
                   бит (0)                              бит (1)
                                   Данные (0 или 1)


       Данные передаются пакетами, структура которых изображена ниже.
      Пакет содержат стартовый бит, или признак начала пакета, имеющий
фиксированное состояние логического 0, 8 бит данных, и стоповый бит,
логическое состояние которого всегда 1. Пауза между пакетами имеет
произвольную длительность, определяемую передатчиком, и имеет
состояние логической 1. Таким образом, длительность стопового бита
представляет собой, по сути, минимальную длительность паузы между
пакетами. Данные в пакете передаются, начиная с младшего значащего
разряда. Все передаваемые биты, включая стартовый, имеют одинаковую
длительность, которая зависит от настроек протокола обмена данными.
Например, если битовая скорость (bitrate) составляет 9600 (указанное
значение входит в набор стандартных), то длительность каждого бита
составляет 1/9600 сек. Исключение составляет последний, стоповый бит,
длительность которого может составлять 1, 1.5 и 2. Соответственно,
временной интервал удержания стопового бита может соответствовать
длительности всех остальных битов или быть в 1.5 или 2 раза больше.

                                   Передатчик RS-232
library IEEE;
use IEEE.std_logic_1164.all;

entity RS232_TX is
 port (
  RST                          : in std_logic;
  DATA                         : in std_logic_vector(7 downto 0);