ВУЗ:
Составители:
26
использоваться как для ввода, так и для вывода информации (для
линий портов P0 и Р2 это справедливо тогда, когда они не
используются для обращения к внешней памяти).
Для перевода любой линии портов Р1 – РЗ в режим ввода
информации необходимо в соответствующий разряд SFR занести 1.
При этом выходной полевой транзистор отключается. Внутренний
нагрузочный резистор как бы «подтягивает» потенциал вывода к
напряжению питания, в то время как внешняя нагрузка может сделать
его нулевым. Выходные каскады порта P0 имеют иную структуру.
Нагрузочный полевой транзистор линии порта включен только тогда,
когда порт выводит 1 при обращении к внешней памяти. В остальных
случаях нагрузочный транзистор отключен. Таким образом, при работе
в режиме обычного ввода-вывода информации (как, например, порт
Р1) выходные каскады порта P0 представляют собой ступени на
транзисторах с открытым стоком. Запись 1 в соответствующий бит SFR
отключает и второй транзистор, что приводит к тому, что вывод БИС
оказывается под «плавающим» потенциалом. Это позволяет
использовать линии порта P0 как выводы с высоко импедансным
состоянием.
Поскольку выходные каскады портов P1 – P3 имеют внутреннюю
нагрузку, при переводе в режим ввода информации они становятся
источниками тока для микросхемы или транзистора, нагруженных на
данный вывод.
MUX
D
C
T
1
P0.X
Линия внутр. шины
Запись в SFR
Адрес / данные
Управление
+Ucc
Чтение SFR
Чтение вывода
&
Рис. 4. Порт P0
Страницы
- « первая
- ‹ предыдущая
- …
- 24
- 25
- 26
- 27
- 28
- …
- следующая ›
- последняя »
