Электроприводы с системами числового программного управления. Иванов А.К - 44 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

43
это напряжение около 6В. На это время оба выходных ключа Т3 и Т5 закрыты.
Если во время отсчета выдержки времени ТЗН вернется в прежнее положение,
то сразу же отменяется отсчет выдержки времени и включается силовой ключ
прежнего направления. Если во время отсчета выдержки появится ток в каким-
либо из тиристоров (пробой
, ложный управляющий импульс), то подача с им-
пульсов запрещается. С выхода Э11 (зажим 9) в СИФУ поступает сигнал раз-
решения выдачи импульса.
Рис. 3.18. Блок логики
Алгоритм блока логики (см. рис. 3.19) практически повторяет основные
условия формирования импульсов управления комплектами реверсивного ти-
ристорного преобразователя, рассмотренные выше. При наличии сигнала с дат-
чика проводимости вентилей i
БЛ
формируется обходная ветвь, соответствую-
щая условию сохранения прежнего состояния (триггеры заданного ТЗН и ис-
тинного направления тока ТИН сохраняют свои прежние значения). После пе-
рехода тиристоров моста в непроводящее состояние i
БЛ
= 0 и создаются усло-
вия для переключения ТЗН. При этом ветвь решения (ТЗН = ТИН) по условию
«Нет» формирует сигнал блокировки работы комплектов преобразователя и на-
чинается отсчет паузы. При каждом вхождении в программу блокировки счет-
чик паузы СчП увеличивает свое значение на 1, и при достижении им заданного
значения кода срабатывания N создаются
условия для переключения триггера
ТИН. Переключению на другой комплект преобразователя предшествует пере-
вод распределителя импульсов РИ через три состояния, соответствующему
сдвигу по фазе на 180
0
. Если на текущем цикле n триггер ТЗН вернется в со-
стояние, определенное на предыдущем цикле 1
−
n , то производится сброс
счетчика СчП и выход из программы. На следующем цикле будет формиро-
ваться другая ветвь решения (ТЗН = ТИН) по условию «Да», если ТЗН сохра-
нит свое значение и сигнал блокировки будет снят.
Возможны и другие варианты построения алгоритма, вытекающие из рас-
смотрения работы блока логики. Время паузы составляет
порядка 10–20 мс и
Т3
Т5
+15В
+15В
+
А
i
БЛ
Т4
Т2
C
Э11
Э12
Э10
Э9
U
РТ
U
Е
&
&
&
&
Э1 Э3
Э2 Э4
ТЗН
&
&
&
&
Э5 Э7
Э6 Э8
ТИН
&
&
&
&
U
И
R
U
p
5
6
Т1
9

Страницы