Рыбопромысловая гидроакустика. Карлик Я.С - 213 стр.

UptoLike

зовать полином первой степени. В этом случае алгоритм линейной интерпо-
ляции определяется так:
s
n
(n) = s(n) k[s(n) s(n 1)], (12.17)
где s(п) и s(n 1) – два соседних отсчета сигнала;
k = Δτ
k
/Tкоэффициент интерполяции.
Интерполированные значения, вычисленные в каждом канале антен-
ного тракта и соответствующие направлению прихода сигнала θ
k
, сумми-
руются [11]:
,m,nmksM/m,nsmkM/
m,nsm,nsmkm,nsM/p,nD
M
m
M
m
M
m
∑∑
=
=
=
+=
==
1
0
1
0
1
0
)1()(1)()(1)(1
)]}1()([)({)(1)(
(12.18)
коэффициенты (1 mk) и mk можно считать отсчетами импульсных харак-
теристик двух КИХ-фильтров, через которые проходит сигнал. Результаты
фильтрации суммируются с задержкой одного результата на такт, что гово-
рит о возможности выполнения как временной, так и пространственной об-
работки на однотипных устройствах. Так как mk = md, sinθ
k
/cT может по аб-
солютной величине превышать единицу, то, как и для случая синхронного
суммирования, необходима дополнительная память при решении алгоритма
(12.18), с помощью которой выполняется задержка на целое число mk.
Структурная схема аппаратурной реализации алгоритма (12.18) при-
ведена на рис.12.7 [11]. Интерполирующие устройства стоят в канале об-
работки сигнала от каждого элемента АС (после блока АПУ). В момент
времени п на входе сумматора SM1 присутствуют s
n
-й и задержанный на
период дискретизации s
n1
-й отсчеты. Вычисленная разность умножается
в умножителе на величину mk, т. е. на коэффициент интерполяции за вы-
четом целой части mΔτ
k
/T. Результат умножения вычитается в сумматоре
SM2 из s
n
-го отсчета и записывается в память RAM. Из RAM отсчеты счи-
тываются с задержкой на целую часть mk и поступают на сумматор-
накопитель SM. Сумма интерполированных значений сигналов от всех М
каналов АС дает отсчет сигнала в направлении θ
k
.
Рис. 12.7. Структурная схема блока, реализующего алгоритм интерполяции
211
зовать полином первой степени. В этом случае алгоритм линейной интерпо-
ляции определяется так:
                     sn(n) = s(n) − k[s(n) − s(n − 1)],          (12.17)
где s(п) и s(n − 1) – два соседних отсчета сигнала;
     k = Δτk/T – коэффициент интерполяции.
     Интерполированные значения, вычисленные в каждом канале антен-
ного тракта и соответствующие направлению прихода сигнала θk, сумми-
руются [11]:
                            M −1
          D(n , p) = (1 / M ) ∑{s (n ,m) − mk[ s (n ,m) − s (n − 1,m)]} =
                            m =0
                           M −1                           M −1
                                                                               (12.18)
                 = (1 / M ) ∑ (1 − mk ) s (n ,m) + (1 / M ) ∑ mks(n − 1,m) ,
                           m =0                           m =0
коэффициенты (1 − mk) и mk можно считать отсчетами импульсных харак-
теристик двух КИХ-фильтров, через которые проходит сигнал. Результаты
фильтрации суммируются с задержкой одного результата на такт, что гово-
рит о возможности выполнения как временной, так и пространственной об-
работки на однотипных устройствах. Так как mk = md, sinθk/cT может по аб-
солютной величине превышать единицу, то, как и для случая синхронного
суммирования, необходима дополнительная память при решении алгоритма
(12.18), с помощью которой выполняется задержка на целое число mk.
     Структурная схема аппаратурной реализации алгоритма (12.18) при-
ведена на рис.12.7 [11]. Интерполирующие устройства стоят в канале об-
работки сигнала от каждого элемента АС (после блока АПУ). В момент
времени п на входе сумматора SM1 присутствуют sn-й и задержанный на
период дискретизации sn−1-й отсчеты. Вычисленная разность умножается
в умножителе на величину mk, т. е. на коэффициент интерполяции за вы-
четом целой части mΔτk/T. Результат умножения вычитается в сумматоре
SM2 из sn-го отсчета и записывается в память RAM. Из RAM отсчеты счи-
тываются с задержкой на целую часть mk и поступают на сумматор-
накопитель SM. Сумма интерполированных значений сигналов от всех М
каналов АС дает отсчет сигнала в направлении θk.




    Рис. 12.7. Структурная схема блока, реализующего алгоритм интерполяции


                                        211