Организация ЭВМ и систем. (Память ЭВМ). Копейкин М.В - 38 стр.

UptoLike

Составители:

Рубрика:

соответствует высокий уровень сигнала CADS#, а не низкий, как при

пакетном цикле. Параметр T

характеризует время задержки данных

относительно синхронизирующего сигнала.

Следующим шагом в развитии статической памяти явилась

конвейерно-пакетная память PBSRAM, обеспечивающая более высокое

быстродействие, чем SBSRAM. В нее были введены дополнительные

внутренние буферные регистры данных (здесь можно провести аналогию с

EDO DRAM памятью) адреса, а в ряде модификаций предусмотрена

возможность передачи данных на двойной скорости

по переднему и заднему

фронтам синхросигнала и используются сдвоенные внутренние тракты

записи и чтения. Это позволило получить время обращения порядка 2-3 нс и

обеспечить передачу данных пакета без задержек на частотах шины более

400 Мгц [9].

Внутренняя логика позволяет переключаться с циклов чтения на циклы

записи и наоборот без дополнительных задержек, кроме того

, анализируется

совпадение адресов записи и чтения для исключения избыточных операций.