Организация ЭВМ и систем. (Память ЭВМ). Копейкин М.В - 39 стр.

UptoLike

Составители:

Рубрика:

Структурная схема такой памяти приведена на рис. 13, где ФАП – блок

формирования адресов пакета, МП – мультиплексоры, переключающие

внутренние тракты чтения и записи в соответствии со значением младшего

разряда адреса A

Временная диаграмма, приведенная на рис. 14, показывает запись и

чтение как на одиночной (SDR – Single Data Rate), так и на двойной скорости

(DDR – Double Data Rate) передачи. Сигналы CQ и CQ# –

дифференциальные выходные сигналы синхронизации, близкие по времени к

моменту появления данных на шине при чтении и используемые для

синхронизации принимающих устройств. Сигналы SA и B – адресные

управляющие сигналы соответственно, причем последние используются для

задания типа цикла. В режиме чтения с двойной скоростью передачи

формируются два набора данных, начиная со второго переднего и заднего

фронтов синхросигнала, если по его первому переднему фронту передается

начальный адрес пакета. Первый набор данных (DOUT-A) формируется для

заданного адреса, а второй (DOUT-A′) –

для следующего адреса пакета, в

соответствии с определенным для пакета порядком.