Конспекты лекций по цифровой электронике. Насыров И.А. - 24 стр.

                                                                                               Система ФАЛ, соответствующая приведенной таблице истинности, имеет вид:
                                 ⎧ x0 = Q3Q2Q1Q0 ,
                                 ⎪                                                                                F= = x1 x0 + x1 x0 = x1 ⊕ x0 = F< F> ,
                                 ⎪ x1 = Q3Q2Q1Q0 ,
                                 ⎨                                               (5.4)                                      F< = x1 x0 = F= F> ,                      (5.6)
                                 ⎪ x2 = Q3Q2Q1Q0 ,
                                 ⎪.........................                                                                 F> = x1 x0 = F= F< .
                                 ⎩                                                              Анализируя приведенные выражения с точки зрения минимизации системы
и так далее, где Qi – значение логической переменной на i-ом входе устройства.           ФАЛ, отметим, что, используя выходные переменные, удобнее было бы получить
        В общем случае эта система имеет вид:                                            значения F> и F<, а F= - реализовать как их функцию. Однако ввиду того, что
                                   xi = (Q3Q2Q1Q0 )i ,
                                                                                         выражение для определения F= имеет в цифровой технике большое самостоятельное
                                                                                 (5.5)   значение, на нем следует остановиться более подробно. Оно носит название операции
где xi – сигнал на i-м выходе дешифратора; (Q3Q2Q1Q0)i – конституента единицы,           исключающее ИЛИ-НЕ или инверсия от суммы по модулю два (см. Ч. I, табл. 2.3).
соответствующая двоичному коду i-ой десятичной цифры.                                    Пример реализации этой операции с использованием элементов И, ИЛИ и НЕ, а
       Нетрудно заметить, что ФАЛ дешифратора (5.4) отличается от ФАЛ                    также её условное графическое обозначение приведены на рис. 5.3. На рис. 5.4 дана
мультиплексора (5.2) только наличием в последней дополнительного множителя,              структурная логическая схема, соответствующая таблице истинности цифрового
соответствующего значению сигнала на информационном входе D. Поэтому при D=l             компаратора.
демультиплексор функционирует как дешифратор. Обратное преобразование
дешифратора в демультиплексор требует введения вспомогательных ЛЭ 2И,
выполняющих операцию логического умножения между общим сигналом
информационного входа D и соответствующим логическим произведением адресных
сигналов (Q3Q2Q1Q0).
       Микросхемы дешифраторов часто снабжаются входом разрешения работы Е
(входом стробирования). Наличие этого входа позволяет на основе готовых ИС при
необходимости увеличения разрядности входного кода строить структуры
дешифраторного дерева.
5.3. Цифровые компараторы                                                                Рис. 5.3. Схемная реализация операции       Рис. 5.4. Логическая схема одноразряд-
Цифровым компаратором называется комбинационное логическое устройство,                             Исключающее ИЛИ-НЕ                          ного компаратора.
предназначенное для сравнения чисел, представленных в виде двоичных кодов.                       На практике часто приходится сталкиваться с задачей сравнения много
        Число входов компаратора определяется разрядностью сравниваемых кодов.           разрядных двоичных кодов. Записав таблицу истинности, можно синтезировать
На выходе компаратора обычно формируется три сигнала:                                    логическую схему соответствующего устройства. Однако при увеличении числа
     •    F= - равенство кодов,                                                          входных переменных сделать это ввиду громоздкости получаемой таблицы весьма
     •    F< - если числовой эквивалент первого кода больше второго,                     непросто. В данной ситуации удобно воспользоваться методами так называемого
     •    F> - если числовой эквивалент первого кода меньше второго.                     блочного конструирования, или декомпозиции задачи. Суть такого подхода состоит в
        Работу компаратора при сравнении двух одноразрядных кодов поясняет               разбиении сложной задачи на ряд более простых, решение которых может быть
таблица истинности (табл. 5.4).                                                          выполнено доступными средствами. Далее, с использованием полученных
                                                                     Таблица 5.4         результатов, производится решение исходной задачи. Проиллюстрируем данный
              Таблица истинности компаратора одноразрядных кодов                         подход на примере построения цифрового компаратора многоразрядных двоичных
       x1                x0               F=              F>            F<               кодов. За основу примем схему компаратора одноразрядных двоичных слов.
                                                                                         Очевидно, что результат сравнения 2-разрядных двоичных слов можно записать через
       0                  0               1               0             0
                                                                                         результаты сравнения одноразрядных слов. Соответствующая система ФАЛ в этом
       0                  1               0               0             1
                                                                                         случае будет иметь вид:
       1                  0               0               1             0
       1                  1               1               0             0                                              F= = F1= F0= ,
       Анализ таблицы истинности показывает, что при любой комбинации входных                                          F> = F1> + F1= F0= ,
сигналов на выходе компаратора может быть сформирован только один активный
(единичный) логический сигнал. Поэтому, при любой разрядности входных кодов                                            F< = F= + F> .
достаточно, используя входные сигналы, сформировать только любые два из
выходных сигналов. Третий сигнал всегда может быть получен по двум известным.
                                       47                                                                                       48