Субмикронные интегральные схемы: элементная база и проектирование. Рындин Е.А - 63 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

125
8) определение времени выборки:
t
A
= t
SU(A-CS)
+ t
ШВ
+ t
ШР
+ t
SU(RD-DO)
, (144)
где t
SU(A-CS)
– сумма времени срабатывания дешифратора одной секции ЗУ и
дешифратора секций; t
ШР
– время перезаряда разрядных шин до порога сраба-
тывания усилителя считывания DU.
()
()
U
U
U
NC
UUС
WW
L
NRt
ПИТ
ПИТ
ШРШР
ПИТ
n
К
n
П
n
ШР
ШР
ШР
D-
´
´
ú
û
ù
ê
ë
é
-
+
+=
ln
11
0
00
0
m
, (145)
где R
ШР0
, С
ШР0
– сопротивление и емкость РШ, приходящиеся на одну ячейку
памяти; W
n
П
, W
n
К
– ширина канала проходного и ключевого n-канальных
транзисторов ЯП, соответственно; N
ШР
– число ЯП, подключенных к одной
ШР в одной секции ЗУ.
N
ШР
= 2
R
A
для 1D; (146)
N
ШР
= 2
R
A
/2
для 2D; (147)
9) если
t
A
> t
A
MAX
, (148)
то R
А
:= R
А
/2; х := х + 1, переход к п. 3,
иначе переход к п. 10;
10) определение длительности цикла записи:
t
CY(A)
ЗП
= t
SU(A-DI)
+ t
SU(DI-WR)
+ t
SU(WR-CS)
+
+ t
W(CS)
+ t
V(CS-WR)
+ t
V(WR-DI)
+ t
V(DI-A)
, (149)
где t
SU(A-DI)
– время срабатывания дешифратора адреса; t
SU(DI-WR)
– время пере-
ключения усилителей записи; t
SU(WR-CS)
– время перезаряда разрядных шин до
напряжения записи; t
W(CS)
– время переключения ЯП; t
V(CS-WR)
– время разряда
шин выборки; t
V(WR-DI)
– время заряда разрядных шин до напряжений нераз-
рушающего считывания;
126
t
V(DI-A)
= t
SU(DI-WR)
. (150)
()
NС
UUCW
L
N
R
t
ШРШР
ПИТ
УЗ
n
n
ШРШРCSWRSU 0
00
0)(
4.0
÷
÷
ø
ö
ç
ç
è
æ
-
+=
-
m
, (151)
где W
n
УЗ
– ширина канала выходных транзисторов усилителей записи;
t
V(CS-WR)
= t
ШВ
, (152)
t
V(WR-DI)
» t
SU(WR-CS)
; (153)
11) определение длительности цикла чтения:
t
CY(A)
ЧТ
= t
SU(A-CS)
+ t
SU(CS-RD)
+ t
W(RD)
+ t
V(RD-CS)
+ t
V(CS-A)
, (154)
где t
W(RD)
– длительность сигнала чтения; t
V(RD-CS)
– время переключения уси-
лителей считывания в пассивное состояние;
t
SU(CS-RD)
= t
ШВ
+ t
ШР
; (155)
t
W(RD)
» t
W(DO)
MIN
; (156)
t
V(CS-A)
= t
SU(WR-CS)
; (157)
12) оценка максимальной мощности ЗУ (при условии поочередно следующих цик-
лов чтения и записи):
Р » 0,5(С
ШВ0
N
ШВ
U
ПИТ
2
+ 2С
ШР0
N
ШР
4R
D
DU
2
)´
´N
С
(1/t
CY(A)
ЗП
+ 1/t
CY(A)
ЧТ
); (158)
13) синтез топологии ЗУ (беззазорное размещение элементов ЗУ).
В качестве примера в приложении 3 приведена топология и основные пара-
метры статического ЗУ, выполненного с использованием описанного генератора
памяти на основе КМОП-библиотеки 0,7 мкм.
ЗАКЛЮЧЕНИЕ
В настоящее время специализированные СБИС составляют основу элемент-
ной базы большинства электронных устройств. Поэтому темпы совершенствования

Страницы